SM2258G和XT，有缓存vs无缓存，速度没差异？

fangyinghh

如题，请论坛大神解惑：2258G和XT，有缓存vs无缓存，速度没差异？xt开的也可以全盘稳定写速，那缓存只管ftl表吗？仅仅为了减少写入放大？

lockmi

zjtzhy 发表于 2024-7-31 16:14
RTD到底意义多大还是不懂，虽然自用的我还都 跑3遍

检测屏蔽坏块和老化测试用的 ！ 想稳定使用就得跑RDT！除非你是新的或者人家给你跑过了，不然就得自己跑！

zjtzhy

RTD到底意义多大还是不懂，虽然自用的我还都 跑3遍

lockmi

perter 发表于 2024-7-24 22:41
六楼不是给你解释的很具体吗？你拿到的工具多半是杂交的，DLL有问题无法正常RDT ...

哈哈哈，没看懂！

perter

lockmi 发表于 2024-7-23 18:38
2259XT开不了RDT怎么回事？有大佬知道吗？

六楼不是给你解释的很具体吗？你拿到的工具多半是杂交的，DLL有问题无法正常RDT

lockmi

2259XT开不了RDT怎么回事？有大佬知道吗？

fangyinghh

技术宅小唐 发表于 2023-8-29 17:03
慧荣跑SLC的那个RDT实际测基准漏电的，控制器读取时ECC时需要参考基准位电压，根据基准位电压做微调补偿 ...

我rdt设置的ecc,  tlc40, slc20,  觉得slc的还可以设低点,  能跑起来, 就是跑完不知道哪里读结果,  跟xt不一样,  58xt跑完可以读结果,  每个ce坏块只有20左右,   我估计是开卡工具杂交的结果

技术宅小唐

fangyinghh 发表于 2023-8-29 09:17
多谢!  这种科普太棒了, 昨天重新开卡，发现rdt可以通过，每个ce只有20几个，但是开卡参考选项里没有rdt ...

慧荣跑SLC的那个RDT实际测基准漏电的，控制器读取时ECC时需要参考基准位电压，根据基准位电压做微调补偿，有些PE艹多了F 基准位也漏电，很多58H的固件是杂交版本，RDT的DLL有问题不一定能跑的起来

yongjie

WL算法和GC操作你可以搜索了解一下

fangyinghh

技术宅小唐 发表于 2023-8-29 00:20
1. pSLC模式下cell充电时电压不需要细分，所以编程速度最快，NAND编程前是要擦除步骤 也就是仍然需要8个向c ...

多谢!  这种科普太棒了, 昨天重新开卡，发现rdt可以通过，每个ce只有20几个，但是开卡参考选项里没有rdt，58G的rdt怎么搞哦还没摸索明白。我把slc比例设为0了，备用块比例1/16，op设为7%，然而看不出区别，可能开卡软件被修改过，没有完全按照设置？疑惑的很，跑圈时全绿的，如果下次再出问题，那应该就是闪存漏电导致的，tlc就是这样，制程越小，消耗pe次数越多，漏电越明显

技术宅小唐

1. pSLC模式下cell充电时电压不需要细分，所以编程速度最快，NAND编程前是要擦除步骤 也就是仍然需要8个向cell浮栅充电，浮栅充电一次就消耗一PE，说pSLC损耗只有tlc的几十分之一那是扯淡，pSLC寿命长不是损耗低，是2电位模式下对于绝缘层产生明显漏电导致数据错误的PE数很高，TLC模式下假设8种电压，假设细分0-1-2-3-4-5-6-7V，那么其中之一cell漏电压达到1V就会无法参考发生数据错误（通常在500-3000PE 视制程和品质），而pSLC只有两种电压0V和7V，基准cell是7V，其余7个cell只要有一个cell漏电不漏到0V 或者基准cell不漏到0V（相当于漏7V），数据都是有效的，这就是为什么pSLC擦写次数高的原因，实际情况cell充电电压由NAND内部控制器决定，主控不能直接对闪存充电也不能改变充电电压，pSLC模式跟TLC模式充电电压一样，实际测试全盘PSLC仍然会消耗PE，而且擦多少次就消耗多少次，闪存工作特性就这样，擦了5000次的pSLC开卡回TLC模式会快速漏电，别问，问就是实验室测试过
2.有没有缓存，速度有差异，主要体现在4K随机读写上面，顺序读写差距不大
3.视固件策略，大部分SATA主控的缓存管FTL和小文件（小文件排列整型后写入block以减小写入放大），大部分NVMe主控管FTL和IO缓存，
4.写入放大，全盘PSLC的，把pSLC写满后主控搬完TLC，等于TLC写两遍（PSLC写一遍 TLC写一遍），但是慧荣主控不计pSLC那部分、

楼上那大聪明。。。鄙人表示无力吐槽，他说的话直接暴露这人连NAND擦 编 读原理都不明白，一看就不是学这个专业的外行***，估计就只会点START，大家看个开心就行

dongfangw

58 XT实际上不存在slc转tlc的写入放大。写入一次slc缓存的损耗只有tlc的几十分之一，牵涉到底层原理一个原因是pslc电压可以超超低，另外一个原因是tlc写入一次无比繁琐需要逐级升压逐级检验补电一般需要十来次的遂穿损耗极大。那些说什么pslc写入一次和tlc写入一次的损耗一样那纯粹就一幼儿园智商，通过slc缓存的寿命磨损可以忽略不计。那个写入放大只是一个表象。说明一下，这只是我个人的看法有不妥之处也很正常。以前有一位顶级人才说闪存的写入就是一级一级的放电，这货在楼下看了肯定又要忍不住跳出来抄个3000字大加批判。