进军2nm工艺 中科院研发世界首个自对准栅极的叠层垂直纳米环栅晶体管

zcdnst

目前全球最先进的半导体工艺已经进入7nm，下一步还要进入5nm、3nm节点，制造难度越来越大，其中晶体管结构的限制至关重要，未来的工艺需要新型晶体管。来自中科院的消息称，中国科学家研发了一种新型垂直纳米环栅晶体管，它被视为2nm及以下工艺的主要技术候选，意义重大。

从Intel首发22nm FinFET工艺之后，全球主要的半导体厂商在22/16/14nm节点开始启用FinFET鳍式晶体管，一直用到现在的7nm，未来5nm、4nm等节点也会使用FinFET晶体管，但3nm及之后的节点就要变了，三星在去年率先宣布3nm节点改用GAA环绕栅极晶体管。

根据官方所说，基于全新的GAA晶体管结构，三星通过使用纳米片设备制造出了MBCFET（Multi-Bridge-Channel FET，多桥-通道场效应管），该技术可以显著增强晶体管性能，主要取代FinFET晶体管技术。

此外，MBCFET技术还能兼容现有的FinFET制造工艺的技术及设备，从而加速工艺开发及生产。

前不久三星还公布了3nm工艺的具体指标，与现在的7nm工艺相比，3nm工艺可将核心面积减少45%，功耗降低50%，性能提升35%。

从上面的信息也可以看出GAA环绕栅极晶体管的重要意义，而中科院微电子所先导中心朱慧珑研究员及其课题组日前突破的也是这一领域，官方表示他们从2016年起针对相关基础器件和关键工艺开展了系统研究，提出并实现了世界上首个具有自对准栅极的叠层垂直纳米环栅晶体管（Vertical Sandwich Gate-All-Around FETs或VSAFETs），获得多项中、美发明专利授权。

这一研究成果近日发表在国际微电子器件领域的顶级期刊《IEEE Electron Device Letters》上（DOI: 10.1109/LED.2019.2954537）。

左上：STEM顶视图，用原子层选择性刻蚀锗硅的方法制作的直径为10纳米的纳米线（左）和厚度为23纳米的纳米片（右）

右上：具有自对准高k金属栅的叠层垂直纳米环栅晶体管(VSAFETs)的TEM 截面图（左）及HKMG局部放大图（右）

下： pVSAFETs器件的结构和I-V特性：器件结构示意图（左），转移特性曲线（中）和输出特性曲线（右）

据介绍，朱慧珑课题组系统地研发了一种原子层选择性刻蚀锗硅的方法，结合多层外延生长技术将此方法用于锗硅/硅超晶格叠层的选择性刻蚀，从而精确地控制纳米晶体管沟道尺寸和有效栅长；首次研发出了垂直纳米环栅晶体管的自对准高k金属栅后栅工艺；其集成工艺与主流先进CMOS制程兼容。课题组最终制造出了栅长60纳米，纳米片厚度20纳米的p型VSAFET。原型器件的SS、DIBL和电流开关比（Ion/Ioff）分别为86mV/dec、40mV和1.8x105。

     本文来源：快科技