日益增长的5/3nm的可靠性挑战

waffle

来源: semiengineering

由于引入了新材料，新的晶体管结构以及预计将这些芯片用于高安全和关键任务应用，确保芯片在5nm和3nm工艺制程上的可靠性变得越来越困难。

每一个上述的新元素都增加了自己的挑战。但事实是，许多此类芯片将最终以高级封装或模块形式使用。而在这些应用中，基于热量、振动和其他物理效应而产生的压力变得无法完全预测。此外，动态功率密度大大提高，可能会影响老化模型的更多物理因素，以及5nm和3nm数字电路行为开始越来越像模拟电路，使得它们面临许多模拟问题，例如电磁干扰和漂移。这些新的问题在数字电路设计中从未被视为主要问题。

除此之外，更高的密度、更小的器件以及更先进的封装正使人们在检查、测量和测试芯片时做到全面覆盖的信心受到挑战。

“当finFETS被引入时，其行为有一些非常具体的差异。” 西门子旗下的Mentor产品营销总监Geir Eide如是说，“对于环绕式栅极（GAA），需要收集更多数据才能看到全部效果。目前我们有能力在晶体管级别建模和生成数据模式。这是我们所需要的基础设施，不仅用于应对finFET，而且还将用于应对新型晶体管。我们拥有正确的框架，来处理各种缺陷类型，包括finFETS和GAA。随着更多数据和更多实际结果的出现，还需要进行更多的开发。但是，按照过去的经验，我们很可能会看到一些新的独特的缺陷。在每一个新的工艺节点上，大部分的缺陷与过去相似，但是总会有一些独特的事情发生。”

相对于单个芯片十亿个晶体管的体量，更多独特的设计带来的复杂性将变得更大。很多此类设计是异构的，并且采用了某些AI / ML / DL，这也增加了潜在缺陷将对芯片功能产生影响的不确定性。

“异构集成处理仍处于早期。” FormFactor首席市场官Amy Leong说，“现在，这意味着必须进行更多的测量。随着时间的流逝，这个数字必须随着更多的测量情报积累而下降。在每个技术节点的开始，我们已经看到了这个情况。现在不同的是，并没有统一的路线图，并且有很多不同的技术。同时存在多种方法可以将乐高积木组装在一起。”

这些需求将更加依赖定制探针产品-用于工程的分析探针和用于大批量生产的探针卡。它还需要更深入的检查和计量，因为器件种类繁多，尺寸更小且包装紧密得多。

CyberOptics总裁兼首席执行官Subodh Kulkarni表示：“由于尺寸越来越小，在高级制程上进行测试和检查带来了挑战。半导体行业历来能够应对这些挑战，并将继续如此。此外，在具有高度复杂性的堆叠和异构集成等流程的高级包装中，第三维已开始发挥作用，因此对100％检查的需求正在迅速增加。那就是一些更令人兴奋的技术开发正在发生的地方。”

5nm的问题

在5nm节点，由于多种原因，finFET开始耗尽能量，包括通过细导线移动信号的能力，用于绝缘各种组件的更薄的电介质以及控制通过细长栅极泄漏电流的能力下降。甚至制造也成为一个更大的问题，因为使用finFET，每个新节点的鳍都需要更高。

PDF Solutions高级研究员Tomasz Brozek说：“一个问题是鳍片本身必须更坚固。但是，如果鳍片更高，则栅极也必须更高，因为栅极位于鳍片的三个侧面（两个侧壁和顶部）。这意味着必须去除和替换材料，必须在沟槽内部沉积金属，并且必须在源/漏外延区上建立触点。因此，外延的生长需要更深和更高，并且触点本身也将紧密围绕源极和漏极以降低接触电阻。这增加了复杂性。你可以使鳍片更高，但是电流将在鳍片的顶部流动更多。电流分布将来自源极和漏极的触点，然后穿过鳍片。增大鳍片高度并不能为你带来与增加通道宽度相同的性能提升。”

在汽车市场上，这一点变得尤为重要。最先进的工艺被用于越来越多的自动驾驶汽车的AI部分。在恶劣环境（例如汽车）中使用的芯片中，从未大规模使用过先进节点工艺。例如，在服务器机架中，如果内部温度过高，则各个服务器可以将负载转移到其他服务器上。同样的例子，如果智能手机在阳光下放置并超过一定温度，它将关闭，直到温度降至预设限值以下。这在汽车中是不可能的，并且高温会对从内存延迟到加速电路老化的所有事情产生重大影响。

KLA行业和客户协作高级总监Chet Lenox表示：“对于应用中的缺陷率，抱着面向消费者的心态，我们已经在真正领先的节点上运行了很长时间。从我们的角度来看，我们有一组主要用于过程控制的工具。我们正在开发技术，使我们可以更多地利用晶圆厂中的数据来预测现场的可靠性。机器学习是其中很大的一部分。过去，检查和计量仅用于制造厂中的过程控制。其中包括控制偏差，弄清楚缺陷状况以便消除主要缺陷，并保持偏差处于受控状态，以便取得良好的最终参数。最终的裁决是分类/产量和封装测试。如果这些都可以通过，那结果应该不错。我们现在发现的是这些测试无法发现潜在的缺陷和可靠性故障。因此器件即使可以通过这些测试，缺陷模式仍然可能在今后的汽车实际使用中被激活。那是第一个漏洞。第二个漏洞是在未测试的芯片部分中存在巨大的测试覆盖缺失。对于先进数字芯片，你无法测试整个芯片。因此，对于汽车应用，未激活的潜在缺陷和测试覆盖缺失是需要填补的漏洞。对于将要在汽车中使用的芯片，目前填补这些漏洞的方法是增加大量的冗余设计。这并不是最优的解决方案。”

除此之外，收集足够的数据以提供充足的覆盖范围还存在一些问题。

OptimalPlus副总裁兼总经理Doug Elder说：“在5nm，缺陷和计量数据变得越来越难收集。因此，采取行动的能力将被延迟，直到该过程进一步恶化为止。这会影响您获取晶圆级数据的能力，从而使您通过该数据，来确定您是否遇到了配方问题或蚀刻问题，以及发生该问题的位置。一方面，可见性（无论是电气上还是实际看到的）减少了。另一方面，可能有太多数据。如果您看一下芯片的大小，它们正在生成大量数据，以至于人们不确定如何处理所有这些数据。我们一直在拍摄机器视觉图像，并在这些图像上运行算法以确定事物的好坏。我们可以将非常复杂的图像数字化，并且借助帧包装器和机器视觉，您可以拍摄非常清晰的图像，在其上运行机器学习以确定制造过程中需要关注的重点，然后确定它的好坏。无论是访问这些数据，还是在某些情况下弄清楚如何处理这么多数据，问题都越来越多。”

3nm问题

5nm和3nm都增加了新的可靠性挑战。但是在3nm时，由于多种原因，人们对这些问题的数量和严重程度的了解更少。其中：

· 环绕式栅极将取代finFET，三星已经宣布将转向3nm的纳米片FET，台积电计划至少在初期使用finFET，尽管它也可以转换为某种类型的环绕式栅极晶体管；

· 引入新材料，例如钴和钌，以及新的薄膜，每种薄膜都将更薄、更小并且更难清洗、抛光、测量和检查；

· 每个新节点上的数字逻辑发生细微变化，逐渐趋于类似模拟的行为，迫使芯片工程师开始努力解决诸如信号漂移、噪声和不同应力等问题。

PDF Solutions的首席技术专家Andrzej Strojwas说：“每种新材料都会引起问题。几代以来，栅极和触点之间的短路一直是导致故障的主要原因。流片厂负责产量，因此它们将消除短路现象，或者至少会尝试这样做。但是也可能存在泄漏，并且这些泄漏将导致可靠性故障。这可能是重叠或垫片薄弱的结果，所以现在您有潜在缺陷的危险。在汽车等市场中，我们必须纠正硬质短路和泄漏故障。这就是为什么我们一直专注于表征这些泄漏的原因。”

随着数字逻辑开始变得更像模拟，这变得更加麻烦，因为随着电路的老化，模拟信号会随时间漂移。

“这不仅仅是漂移。” Strojwas说，“您必须注意压力，这可能会导致可靠性故障。您必须将监视器放到实际的芯片中，以通知您是否遇到麻烦。将芯片减薄后，必须查看引入封装或者插入器的机械应力。因此，现在您必须查看从晶圆分拣和预烧到现场应用发生的变化。您必须在产品的整个生命周期内生成监视数据。”

在3nm处，这变得更加关键，因为二阶和三阶效应变成了一阶效应。这正是每个新节点处的电感所发生的情况。

“如果电阻很低，您可以忽略电感。” Ansys首席技术专家João Geada说，“但是当在较低的金属化水平上使用更多的稀有金属而导致电阻缓慢上升时，电感就开始成为您需要引起更多关注的东西，而不仅仅是谐振器和天线。您的时钟电路开始像电磁发射器一样工作，并耦合到附近任何方向合适的电线。电感不再是芯片上可以忽略的效应。”

电路内测试 (In-circuit test)

由于这些高级制程芯片用于高安全及关键任务应用中，因此电路内数据（in-circuit data）受到越来越多的关注。几乎所有从事数据分析领域工作的公司都为开发的不同阶段提供了某种版本的芯片内传感器。不过，越来越多的制造商将其用于芯片制造之外，以绘制这些芯片在实际条件下的性能。结果，数据收集现在向左和向右移动，有效地建立了一个数据循环，该数据循环将数据反馈回制造商和芯片设计团队，以纠正缺陷并改进未来的产品。

“您无法测试所有内容。” yieldHUB首席执行官John O'Donnell说，“通常，您测试一个参数，或者测试另一个参数以从中获取某些用其他方式无法获取的东西。但是，您也可以检查数据库中的趋势，并超越测试中可用的范围，这对于客户而言变得越来越重要。在多芯片封装中，您可以根据数据检测某个芯片发生了什么情况并对号入座，追溯到生产这颗芯片的流片厂。”

这对其他一些方面也很重要。随着芯片变得越来越密集并用于关键应用，即使性能无法达到最佳，也必须继续工作，直到可以更换为止。这是汽车ISO 26262的基本原理之一，在该设备中，设备需要进行平滑的故障切换，无论是切换到冗余电路还是车辆中的其他设备或模块。

Mentor的Eide说：“这是每一次制造业取得新进展时都会发生的潜在事件。当某个器件不起作用时，它损坏的方式可能是出于不同的原因，并且在出现缺陷时其行为也有所不同。例如，在旧工艺中，如果晶体管坏了，它只会停止工作。如果finFET晶体管不起作用，它仍然可以工作，将finFET看作是具有三个连接的开关，并且这三个连接应该并行工作。如果其中之一不起作用，则开关仍然有效，但是现在速度较慢。您现在必须为此进行测试的方式有些不同。因此，对于制造中的每种增量，总有机会出现新类型的缺陷，您必须首先了解它们的存在，然后以不同的方式进行测试。我们在行业中所做的一件事是在晶体管层面定位缺陷。IC设计有不同的构造块，其中晶体管处于最低水平。过去，基于稍高层面的构造块做分析可以简化问题。现在有一个转变，转向更多地关注目标器件的晶体管级行为。因此，当我们针对晶体管级行为创建测试时，随着时间的推移，我们将调查有哪些类型的缺陷以及如何追查它们，这变得越来越复杂。”

结束语

随着新的节点和新的封装方法的使用，以前的方法不足以在广泛应用的使用模型和许多不同的应用程序中保证覆盖范围并确保质量。随着时间的推移，测试、检验和计量学正在发生根本性的变化。这使得测试转变为在产品的整个生命周期中的连续操作，并且它使高质量的数据对于整个供应链中的众多参与者都具有不可估量的价值。

随之而来的结果是，proteanTecs、PDF Solutions、OptimalPlus、yieldHUB、Mentor、Moortec和UltraSoC等许多公司都在争相将其传感器技术设计到芯片和封装中，以检测从温度变化到电压变化和数据流量等各种异常情况。在接下来的几年中，这可能会对从制造过程的利润，到基于持续不断的实时数据流的预测分析和自动修复的所有方面产生重大影响，并将在芯片检查计量领域，对于测试潜在的和模糊的缺陷提供前所未有的精度水平。