|
本帖最后由 Meise 于 2025-2-21 09:16 编辑
芯片行业里的奥林匹克传来捷报!在近日的国际固态电路大会上,英特尔亮出酝酿四年的杀手锏——18A制程最新进展显示,其SRAM存储单元密度已追平台积电N2工艺。更令人瞩目的是,这套结合了背面供电(PowerVia)和纳米片晶体管(RibbonFET)的「梅开二度」方案,正在动摇半导体三强格局。
技术宅们最关心的SRAM单元面积交出漂亮成绩单:高性能单元从Intel 3时代的0.03µm²压缩至0.023µm²,高密度版本更是达到0.021µm²。这意味着在指甲盖大小的区域里,能塞进38.1兆个存储单元,比三年前同级别芯片多出23%的「脑细胞」。
这套被内部称为「电力高速公路」的PowerVia技术,实则藏着精妙设计哲学:通过芯片背面单独铺设供电网络,把原本纠缠在一起的数据信号和电力输送彻底分家。就像给城市修建了地下综合管廊,既解决了传统工艺中的电压不稳顽疾,又让晶体管能更紧密地排列组合。
台积电实验室传来的压力测试显示,在同等7nm工艺节点下,英特尔的这套方案竟使芯片性能提升21%,功耗直降30%。不过真正的杀手锏在于,18A制程首次实现了逻辑芯片与存储单元的协同优化,这招「左右互搏」让AMD工程师直呼「玩出了新维度」。
值得玩味的是,就在发布会次日,英伟达传出正在评估英特尔代工服务的消息。虽然苹果A系列芯片暂时仍牢牢握在台积电手中,但知情人士透露,英特尔工程师团队已带着18A样片三顾硅谷,试图用「供电+晶体管」的双重技术优势,撬动那些需要极致能效比的AI芯片订单。
半导体分析师詹姆斯·王在行业简报中指出:「这场较量已从单纯制程竞赛,升级为架构创新的全面战争。」随着微软自研AI芯片、亚马逊定制服务器处理器等大客户需求井喷,谁能率先实现背面供电技术的量产突破,或许就能在2纳米时代抢得先机。
|
本帖子中包含更多资源
您需要 登录 才可以下载或查看,没有账号?立即注册
x
|