Marvell全球首发2纳米芯片平台 算力密度再攀新高

Meise

半导体行业迎来技术突破。数据基础设施芯片制造商Marvell科技公司日前宣布，基于台积电2纳米制程的首批测试芯片已成功点亮，该技术将用于开发新一代人工智能及云计算定制化处理器。此次突破标志着数据中心加速芯片正式迈入2纳米时代。

根据行业预测，定制化芯片在加速计算市场的份额有望从当前水平提升至2028年的25%，年复合增长率预计达45%。Marvell此次发布的2纳米平台涵盖串行器/解串器、3D芯片堆叠互连、硅光集成等十二项关键技术模块，可组合生成定制化AI加速器、光通信DSP芯片及高性能交换机解决方案。

技术亮点聚焦三维堆叠领域。新平台首次实现6.4Gbps速率的3D双向同步传输技术，较传统单向传输方案带宽提升两倍。这项突破使芯片设计者能在2.5D、3D封装结构中堆叠更多晶粒，突破单颗芯片的晶体管数量限制。行业数据显示，当前最先进的芯片尺寸已超出光罩限制，约三成先进制程处理器开始采用小芯片组合设计。

回溯技术路线，Marvell自2020年推出5纳米数据芯片平台后持续领跑：2022年首发3纳米方案，2023年完成流片，目前已形成完整产品矩阵。公司首席开发官桑迪普·巴蒂表示，与台积电的深度合作使其能在18个月内完成从5纳米到2纳米的技术跨越，新一代平台晶体管密度较前代提升20%，能效比优化15%。

台积电业务发展高级副总裁张凯文博士证实，双方正合作开发2.5D/3D封装解决方案，计划将硅光子技术与逻辑芯片三维集成。这些技术将应用于2026年面世的XPU加速芯片，为云计算服务商降低30%的算力成本。随着AI算力需求激增，半导体巨头在先进制程领域的竞争已延伸至封装技术创新维度。

coolmanman

坐等华为用7nm打败2nm