日企开发出1/10电量制造1.4纳米半导体的技术

刘绪刚

日经中文网





大日本印刷开发的面向1.4纳米半导体的电路原版“模板”
佳能的“纳米压印（Nanoimprint ）”制造装置采用类似盖印章的方式在晶圆上制作电路。大日本印刷开发出了相当于精细印章的电路原版“模板（template）” ，最高可用于1.4纳米制程……
大日本印刷（DNP）开发出了能以十分之一的耗电量生产先进半导体的技术。将面向佳能生产的新方式制造装置，于2027年量产可支持新一代1.4纳米（1纳米为十亿分之一米）产品的核心构件。人工智能（AI）半导体的制造成本有大幅降低的可能性。

目前，要量产最先进的半导体，需要使用全球只有荷兰阿斯麦控股（ASML Holdings）生产的极紫外（EUV）光刻机。在晶圆（基板）上绘制电路的“光刻工序”占半导体总制造成本的3至5成。电路越精细，光刻次数就越多，耗电量也随之增加。一台EUV光刻机的价格为300亿日元左右，给半导体厂商带来沉重的投资负担。
而佳能的“纳米压印（Nanoimprint ）”制造装置采用类似盖印章的方式在晶圆上制作电路。大日本印刷开发出了相当于精细印章的电路原版“模板（template）” ，最高可用于1.4纳米制程。此前该技术无法支持2纳米等先进半导体的制造。
制作模板时，需要使用光刻技术。此次重新筛选了材料并调整设置条件，还采用了可使半导体电路密度翻倍的“双重图形化（Double Patterning）”技术。
佳能从2023年开始销售纳米压印装置。与需要使用强光源来转印电路图案的EUV光刻机相比，耗电量更低。预计单台装置的价格为几十亿日元，引进费用远低于EUV光刻机。
不过，由于是直接接触模板来绘制电路，如果混入杂质，就容易出现缺陷。同时还面临需要提高处理速度等课题，目前仅存储器大型企业铠侠控股等引入这种装置用于验证用途，尚未在量产线中采用。
1.4纳米半导体将用于AI数据中心及自动驾驶领域，发挥大脑的作用。台积电（TSMC）打算2028年开始量产1.4纳米半导体，韩国三星电子计划2027年量产，两家企业都对纳米压印装置表示感兴趣。
各企业的现有半导体工厂均以引进光刻机为前提设计，采用纳米压印装置的门槛较高。要在新建工厂等情况下引进这种装置，必须证明其具有较高的经济性与实用性。
过去，佳能和尼康两家日本企业在光刻机市场占据了超过一半的全球份额。但阿斯麦在制程精细化竞争中取得了胜利，目前占据了全球9成市场。如果未来纳米压印装置市场扩大，日本企业有望东山再起。大日本印刷等材料厂商也有望入局。富士胶片控股已表示将通过在绘制电路时涂在晶圆上的材料来涉足这一市场。
佳能已于2024年向美国得克萨斯州及英特尔等半导体企业参与的官民合作组织“Texas Institute for Electronics（得克萨斯州电子研究所）”首次提供纳米压印装置。能否与EUV光刻机形成共享市场的格局，将成为备受关注的焦点。