谈谈万用表超频

dayibalang · 发表于 2020-4-21 12:16:39

爱科技、爱创意、爱折腾、爱极致，我们都是技术控

您需要登录才可以下载或查看，没有账号？立即注册

x

本帖最后由 dayibalang 于 2020-4-28 22:16 编辑

这个论坛上不少改万用表的帖子，大约看下来最多的是改9999，改晶振，改锂电。
最近因为改晶振和几位坛友怼了起来，那么就在此把改频的影响分析一下。其实都是基础知识算是做了回搬运工吧
手持万用表的adc主要两大类：积分式和∑-Δ，这两种结构速度都不快，但为什么偏偏选这两种结构？因为精度高，抗干扰。尤其是后者，在充满电磁干扰的实际使用中如果尾数乱跳那么分辨率和精度无从谈起。有人在改完晶振后声称量直流能同时能看到直流中的交流波动这其实是干扰。
日常环境中最大的干扰来自于市电，用一根导线接到示波器上就可以直观看到50Hz的干扰。世界上电网主要是50Hz和60Hz两种频率。如果细心的看万用表说明书会发现还有400Hz，因为在有些场合为了降低变压器重量是用的是频率更高的400Hz，比如飞机上。所以万用表必须对这三个干扰频率进行有效抑制。具体原理我没必要重复，只谈一下改频的影响。
先说积分式。这个图是双积分式ADC的抑制比，为了和∑-Δ的坐标相一致我做了翻转。
右侧箭头处我标出的是厂家给出的设计（400Hz没有画出），为了同时抑制50Hz，60H和400Hz。厂家选择100ms的积分时间。这是能同时抑制三种干扰的最短时间。
右侧箭头处是改8MHz晶振把频率加倍后对50Hz的抑制比，显然不仅降低了抑制比，甚至还降到了第二差的点上。但这个改动对60Hz的抑制就没有影响，所以如果你在日本如果在关西就没有啥影响，在关东就影响大大的。一个国家都有可能电网频率不一样更何况国际，所以厂家设计时是要全面考虑得的。
那对于就在中国国内50Hz电网使用的人来说也不能改了吗？当然不是，只是不能瞎改。对照图上显然是可以的，这几个频率是20MHz, 10MHz, 6.667MHz, 5MHz，这几个频率挺尴尬的，5MHz只速25%，却损失了60Hz抑制，6.6667的49s晶振极其难买，10M又超的太多芯片能不能工作需要尝试，为了不影响精度同时还要做外围电路修改，频率要乘2/5居然还是个分数，20M我就不多说了想改自己撞大运去吧。

再说∑-Δ结构的。这个的工频抑制在于数字滤波。本质都一样坛友们自己看吧。额外要说明的是∑-Δ结构提供了更大的灵活性，如果不在乎差模抑制比，只是想把速度提高其实连晶振都不用换，改个寄存器的配置就行，换晶振带来的频率电容蜂鸣器问题也都根本不会产生。

最后，改不改频率，怎么改，是占了便宜还是丢了西瓜，是聪明还是露怯，各位自己判断，还是那句话这都是基础我只是搬运工，技术无止境，敬畏之心不可无。
祝新冠早日结束，祝坛友身体健康。

dayibalang · 发表于 2020-4-21 12:44:23

worldlyguest 发表于 2020-4-21 12:35
学习了，谢谢！

客气了，篇幅所限讲的粗浅，欢迎探讨

dayibalang · 发表于 2020-4-21 13:05:06

海洋之雁发表于 2020-4-21 12:48
我原来的7106改过频率读取速度快了，别的没发现什么

说明你改的频率对，写这个是为说明怎么改频才是适应使用环境的

dayibalang · 发表于 2020-4-21 13:39:31

本帖最后由 dayibalang 于 2020-4-21 13:56 编辑

mousebat04 发表于 2020-4-21 13:27
我其实并不能太理解有些人改晶振这种行为.
我们用的也是∑-Δ ADC,现在新的万用表普遍用这种结构的ADC了.
...

是的，dmm专用ic内置的∑-Δ adc其实已经是专门优化过的配置了，如果为特定使用条件下继续优化也不是不可以但至少要知道怎么去优化，同时也需要ic支持更改这些配置，公开的手册不一定会公布这些配置，也要联系厂家签nda才能拿到，这样还不如用通用∑-Δ adc自己搭来得灵活
可能是没做过设计有点想当然，其实万用表还需要多快，思考的速度摆在那，干的年头久了，想的虽然快了，但结论还是越来越慢，经验告诉我还是要多想想仔细想想，我们也许几秒钟能给出结论但别人要接着干很久，一但错了，对不起大家伙

dayibalang · 发表于 2020-4-21 14:03:33

论坛上不是所有人都是干电子的，有的人也许看着换个晶振很容易，速度提升还很明显就跟着改了，并不知道改的对不对，好处看到了，弊端不知道。
写下拙文，望后来改表的人看到后在动手前可权衡利弊

dayibalang · 发表于 2020-4-21 14:55:00

laipihou 发表于 2020-4-21 14:41
记得n年前，家里的电表刚被换成电子式的时候，我就找过一块废表做过实验，把里面的晶振改成低频率的，果然 ...

哈哈，没有看不起坛友动手的意思，如果您有耐心且无聊至极，可以看看怼的过程，我怼的是没钱就不配谈技术这说法，凭什么我用几十元的表就不配谈技术了，对吧。

dayibalang · 发表于 2020-4-21 17:04:17

本帖最后由 dayibalang 于 2020-4-21 17:21 编辑

wc5095928 发表于 2020-4-21 16:57
搞个廉价单片机当外部时钟源应该可以达成6.666667

没那么麻烦，49s不好找，有源晶振还是有的，3-5块钱，虽然焊盘对不上但也比弄个单片机简单多了，要是有兴趣搞复杂的可以试试锁相环把频率直接对应干扰，试试把adc榨干。
其实10兆也可以一试的，但10兆还有外围要一并修改，等有人试过10兆，芯片能支持再说吧，我就这一块表要赔偿给别人的，不能改

dayibalang · 发表于 2020-4-21 17:32:10

西林迷发表于 2020-4-21 17:04
最早的改晶振，大概是930万用表那一代了吧
因为自带的RC电路，都不准，基本上速度都是达不到100khz的，于是 ...

15b的fs9721-lp3详细资料我也没有。除非改完进行测试否则没法评估影响。
b+的资料比较全
7107，7129改时钟的终极玩法应该是前面提到的锁相时钟，固定频点的锁相好做但要能应对不同干扰频率自动优化则有相当多的工作要做

dayibalang · 发表于 2020-4-21 21:17:44

本帖最后由 dayibalang 于 2020-4-21 21:18 编辑

lsheng 发表于 2020-4-21 20:21
为了避免干扰，积分式的ADC的积分时间必须是交流电周期时间的整数倍。挺简单的，反过来就是说每秒的转换次 ...

一般万用表是0.1s积分时间，参见第二张图，相当于你说的十次，因为还有其它dint，az什么的所以最后3次左右，对于50Hz，不能加倍

dayibalang · 发表于 2020-4-21 21:37:54

本帖最后由 dayibalang 于 2020-4-21 21:42 编辑

hc061218z 发表于 2020-4-21 18:59
7106 7129 我都改了100K晶振，速度真的没觉得有区别，7129改200K没有成功，表有点工作异常，可能是芯片 ...

不能啊，我上学时就把胜利改的200kHz晶振，更高的250kHz晶振和333.3kHz的PLL也都搞过，也用过给外面做电源用的也是200kHz这个频率，轻轻松松。20多年了7129一直是我首选推荐的四位半方案，你抓一下积分电容的电压波形，我可以帮你分析一下

dayibalang · 发表于 2020-4-21 21:44:55

hc061218z 发表于 2020-4-21 18:59
7106 7129 我都改了100K晶振，速度真的没觉得有区别，7129改200K没有成功，表有点工作异常，可能是芯片 ...

对了你量程做的是200mv还是2v？
2v只能100kHz, 200mv才可以上200kHz

dayibalang · 发表于 2020-4-22 15:07:18

lszyc 发表于 2020-4-21 18:30
换8M，对这个档次的表，只有好处没有坏处！

我讲的就是8兆的坏处

dayibalang · 发表于 2020-4-22 15:07:56

西林迷发表于 2020-4-21 18:13
最简单的办法，就是8m晶振，别的，除非有人出套件，否则我的水平搞不定 ...

你可以试试10兆，估计问题不大

dayibalang · 发表于 2020-4-22 17:32:25

西林迷发表于 2020-4-22 16:32
菜鸟弱鸡，不会用示波器。。。
文科生，连电路图都不懂，只有焊接水平过硬，其他都是渣渣 ...

那换个问法37脚接的啥高？低？还是没接？

dayibalang · 发表于 2020-4-23 00:21:27

老张37475 发表于 2020-4-21 12:23
纸上谈兵，活在厂家的图纸中，就不会动手试试（你可能不知道承永6000字芯片可以达到每秒20次转换ad ...

可惜你不懂的是这20次里哪些可用，哪些不可以，也不知道怎么在可用的里面发挥出芯片的功能

dayibalang · 发表于 2020-4-24 00:45:30

西林迷发表于 2020-4-24 00:29
没动这个37脚吧
这个要接到哪里？没听说过啊
我就是直接改晶振，其他地方都没动 ...

我问的是你怎么接的，没问你动没动

dayibalang · 发表于 2020-4-24 10:39:47

lszyc 发表于 2020-4-24 09:48
如果是delta-segma结构的DAC，改晶振对搞干扰能力影响小一点，DTM0660（HY12p65)之类的，改了大家都觉得挺 ...

即使不考虑差模抑制，积分式改完频率还要改外围才能不降低信噪比，否则4改8相当于直接减少一位有效精度，sigma-delta由于噪声整形特性影响比积分式要小。

dayibalang · 发表于 2020-5-1 01:24:39

散淡发表于 2020-4-30 00:36
谢谢分享

速度快谁都喜欢，

其实这也就是我不喜欢sigma delta adc的原因，其实性能上sigma-delta不比双积分的表差，噪声特性往往更好，但讨厌的是一些厂家自作聪明对结果做一些处理，就不能反映真实的情况。厂家往往是为了掩饰噪声和各种误差，其实是画蛇添足，合格的电子工程师应该熟悉仪器的使用和原理，在各种复杂情况下都能根据仪器读数推断出信号的基本特性，这需要仪器精准可靠，而且不能暗箱操作。