低于DC降压芯片最低输出电压的方案的计算与实验

人艰不拆了

坛友的方案



实验








换个电压输出


这个图不对，






总结：这个方案可行，但是又两个问题：1，控制精度下降，这个在坛友拿出方案时，我就想到了，可是需要
验证一下，至于原因自己分析，不解释了。
2.控制方向相反了，原来都是加大负载（负载电阻减小）时，输出电压有下降趋势，芯片要把这个趋势扭转，
现在时负载加大，输出电压越高，因为采样电流的方向反了，导致芯片会反方向进行调节

人艰不拆了

可能调整电阻会有更好些的效果，但是整体大致就是这样

人艰不拆了

开心的果 发表于 2025-4-29 09:05
第一的图，能见人、、、、鸟？

哈哈哈哈哈

人艰不拆了

liuhaob 发表于 2025-4-29 09:37
这个图太深奥了，看不懂啊

哈哈，真的假的

人艰不拆了

石墨 发表于 2025-4-29 17:04
太潦草。。。。。。鸟

哈哈哈哈哈

人艰不拆了

79196724 发表于 2025-4-29 11:55
vfb/r2+vfb/r1+vfb/rb=vref/rb+vo/r1
从kvl角度看vfb和vo仍然是同相的，能不能解释下怎么就变成反向调节了 ...

，哈哈，哪里的编号啊

人艰不拆了

603599910 发表于 2025-4-29 22:52
这贴的方案是并联型,我提供的是串联型.

哪呢，你的方案

人艰不拆了

79196724 发表于 2025-4-29 18:08
我的锅, 我不问了

哈哈，你好歹画个图啊

人艰不拆了

badboy78910 发表于 2025-4-30 08:47
这个思路不错，可以拓展一下

还可以，有些用处