万用表时钟/晶振与差模抑制比的关系图

dayibalang · 发表于 2021-8-26 02:19:56

本帖最后由 dayibalang 于 2021-8-26 12:51 编辑

之前写过几个帖子关于万用表时钟/晶振与差模抑制比的关系，有理论有实测。还是有朋友想多了解一下。
为便于理解，做如下假设
·干扰信号为正弦波
·n为归一化采样周期与干扰信号周期之比，请自行转化晶振频率
·a为采样周期开始时相位差[0，2π]
·结果为归一化转换误差与干扰信号峰值之比，为方便起见NMRR没有取绝对值并转化为dB
终于找到参数画成一张

再加两个切面吧，分别为a=0和a=π/2

下面两个切面是，n=5和n=2.5，对应4MHz和8MHz晶振

比如最后一图可以计算出前一贴136b+的跳动幅度为1.27v，之前实测为1.23v，基本一致。

后记，
其实写完之后我就知道这类帖子是没多少人看的。不过即使只有一个人因此而对这个问题有所了解便足矣

dayibalang · 发表于 2021-8-28 23:18:33

西林迷发表于 2021-8-28 19:33
没实力这说法，太贴合实际了
有能力的人不在万用表工厂
能折腾明白万用表电路的，厂家不愿意出那么多工资 ...

哈哈，等我哪天失业了就去创业做万用表，你们来赏光啊

西林迷 · 发表于 2021-8-28 19:33:01

hc061218z 发表于 2021-8-27 10:49
我咋觉得国内厂家基本都是照搬厂家资料，这些问题估计都不一定会考虑到！或者说不一定有实力 ...

没实力这说法，太贴合实际了
有能力的人不在万用表工厂
能折腾明白万用表电路的，厂家不愿意出那么多工资

没办法的事

dayibalang · 发表于 2021-8-27 11:08:52

本帖最后由 dayibalang 于 2021-8-27 11:11 编辑

hc061218z 发表于 2021-8-27 10:49
我咋觉得国内厂家基本都是照搬厂家资料，这些问题估计都不一定会考虑到！或者说不一定有实力 ...

虽然不一定有能力深度优化但测试还是一定会做的。所以我们实际上没见0660有搭着8M晶振卖的。如果50Hz NMRR不合格是过不了ccc的

我是不会修 · 发表于 2021-8-27 10:49:25

dayibalang 发表于 2021-8-27 10:44
能上8M，但要配合软件调整内部adc和滤波器参数，这两点不是在eeprom里的，用户没法调整，所以上8M这事厂 ...

我咋觉得国内厂家基本都是照搬厂家资料，这些问题估计都不一定会考虑到！或者说不一定有实力

天使的魔翼 · 发表于 2021-8-27 10:49:07

hc061218z 发表于 2021-8-26 22:38
比如晶华微电子的7501芯片，他就是8M晶振！手册和实际的万用表都是！众仪用的多 ...

能不能把这个手册给我一份

dayibalang · 发表于 2021-8-27 10:44:57

hc061218z 发表于 2021-8-27 07:44
0660呢？能上8M不？手册上写的最大支持8M

能上8M，但要配合软件调整内部adc和滤波器参数，这两点不是在eeprom里的，用户没法调整，所以上8M这事厂家能做个人还是做不了。
那么有没有可能adc和滤波器已经兼容了8M无需再改这些参数就可以上了?答案是否定的。25Hz模拟换8M的实验表明是不可以的。可见我前面帖子的GIF

我是不会修 · 发表于 2021-8-27 07:44:19

0660呢？能上8M不？手册上写的最大支持8M

dayibalang · 发表于 2021-8-27 01:14:51

本帖最后由 dayibalang 于 2021-8-27 02:43 编辑

西林迷发表于 2021-8-26 23:25
这叫专业，解释得明明白白

共同探讨。
如果芯片无法支持10MHz，又找不到6.666MHz的49晶振，可以试试比较容易找到的6.7458MHz，n=2.9648，接近3。虽然对50Hz不能完全抑制，但计算表明峰值只有1.2%大约38.5dB。缺点是修正电容和频率的计算很不方便

西林迷 · 发表于 2021-8-26 23:25:01

dayibalang 发表于 2021-8-26 16:26
叠加的ac信号相当于差模干扰，我们使用的积分周期是专门针对50Hz和60Hz进行衰减。这个衰减理论上可以做到 ...

这叫专业，解释得明明白白

dayibalang · 发表于 2021-8-26 22:41:14

本帖最后由 dayibalang 于 2021-8-26 23:01 编辑

hc061218z 发表于 2021-8-26 22:38
比如晶华微电子的7501芯片，他就是8M晶振！手册和实际的万用表都是！众仪用的多 ...

8M不可能直接给adc的，是分频后再用的，他们的手册写得缺少很多东西。比如下面这些信息。他们那个手册也就是写了怎么配置外围电路，要想用明白根本没可能。这其实是我尽量不买小厂Δ-∑方案表的原因，因为没有底层开发的能力和可能性。我前面曾经写过一段关于这些表根本差异的原因，想想又删了，原因是有些抽象真的就是要写paper一样了，甚至我觉得国内优利德和胜利这样的厂家还没有对自己的产品进行过这种程度的优化。基础研究薄弱是国内仪器只大不强的根本原因。就算是电子仪器入门级别的普通手持万用表，我们仍是如此。

我是不会修 · 发表于 2021-8-26 22:38:41

比如晶华微电子的7501芯片，他就是8M晶振！手册和实际的万用表都是！众仪用的多

dayibalang · 发表于 2021-8-26 20:04:38

本帖最后由 dayibalang 于 2021-8-26 20:22 编辑

hc061218z 发表于 2021-8-26 19:44
晶华微的芯片为啥都用8M，这个芯片8M更合适？

没研究过，有链接吗？
我大概看了下官网的手册，没有技术细节，我也看不出什么。8M本身不是对错的关键，关键在于滤波的参数。8M只是个表象。前面写的那些频点是针对136+用的芯片。而真正的归一化参数里是看不到8M 4M 40k什么的
Δ-∑结构的adc是连续输出，对工频抑制靠数字滤波实现，形式不一样，但本质上是一样的，但这手册上没有这些关键技术参数。如果你有实物，可以通过特性反推出可能的滤波器参数。

我是不会修 · 发表于 2021-8-26 19:44:25

dayibalang 发表于 2021-8-26 16:26
叠加的ac信号相当于差模干扰，我们使用的积分周期是专门针对50Hz和60Hz进行衰减。这个衰减理论上可以做到 ...

晶华微的芯片为啥都用8M，这个芯片8M更合适？

dayibalang · 发表于 2021-8-26 16:26:53

本帖最后由 dayibalang 于 2021-8-26 16:56 编辑

天使的魔翼发表于 2021-8-26 16:00
图改了之后要直观多了，也明白了改变晶振对50Hz带来的问题所在了，简单理解：

芯片内部分频匹配了50Hz， ...

叠加的ac信号相当于差模干扰，我们使用的积分周期是专门针对50Hz和60Hz进行衰减。这个衰减理论上可以做到无穷大，实际上是不可能的，只要小于1个字就观察不到。就像几天前的帖子里那个50Hz的gif，一动不动。当然计算出来抑制的频率不止这两点，但最小同时抑制这两点的周期就是通常万用表所采用的。对干扰的衰减越大越。但事情都有两面性。看起来136+在25Hz跳得眼花缭乱，但不代表这表就不如Δ-∑的表，后者天然具有噪声整形特性，但也意味着对瞬态不敏感，由于是软件滤波通过改进算法可以在稳定和瞬态响应间找到良好的平衡点，这点在4282上体现的特别好，4282还提供了额外的平均功能，通过降低测量速率来进一步降低噪声。
50Hz是n=5的那个零点，代表着最佳的NMRR。4改8以后，n就变成2.5，对应着一个峰值，是n>1的第二差的点。所以说4改8是个错误。愚蠢的错误。4MHz时50Hz相当于n=5，5MHz时50Hz相当于n=4，6.667MHz时50Hz相当于n=3，10MHz时50Hz相当于n=2，20MHz时50Hz相当于n=1，你会发现这些就是我在这一系列帖子中的第一贴中给出的几个频点，是对50Hz抑制的最佳的频点。n<1时，显而易见不可能通过采样时间来抑制，一般不在讨论范畴，图上画出来是为了大家对这个问题的根本原因有个全面的认识，这也就是为什么不可能给出比20MHz更高的频率的原因。
相应的对于60Hz，可以用24MHz，12MHz，8MHz，6MHz，4.8MHz，4MHz，……。这里面可以看到那个熟悉的8，但我们是在中国不是在美国不是在关西……，这里面的晶振频点更容易买可惜好买的频点不好用，我还见有人用12M改表，我实在不知道如何评价这种行为

天使的魔翼 · 发表于 2021-8-26 16:00:22

dayibalang 发表于 2021-8-26 11:43
n是周期的比值。比如1就周期一样，2就是周期是2倍。
再136+的例子，对50Hz，4MHz时n=5，8MHz时n=2.5
归一 ...

图改了之后要直观多了，也明白了改变晶振对50Hz带来的问题所在了，简单理解：

芯片内部分频匹配了50Hz，也与外部积分周期形成了一定比例，如果通过改变晶振，会造成这个比例失调；可能在直流档看不出来明显问题，但如果带入了频率，如AC+DC的测量下，会引起50Hz信号变异，从而产生了不逆转的衰减。

dayibalang · 发表于 2021-8-26 12:37:35

天使的魔翼发表于 2021-8-26 11:01
“归一化采样周期与干扰信号周期之比”、“归一化转换误差与干扰信号峰值之比”---------这其中的“归一化 ...

我把分段的图改成一张了
关于起始点
归一化频率比值n只能取正所以是从0开始。
相差从0到2π是我个人习惯，如果你需要-π到π的图可以告诉我，多周期也可以。
纵轴为归一化干扰幅度根据相位不同可正可负，从后两张剖面图可以看得更直观。

dayibalang · 发表于 2021-8-26 11:43:42

本帖最后由 dayibalang 于 2021-8-26 11:45 编辑

天使的魔翼发表于 2021-8-26 11:01
“归一化采样周期与干扰信号周期之比”、“归一化转换误差与干扰信号峰值之比”---------这其中的“归一化 ...

n是周期的比值。比如1就周期一样，2就是周期是2倍。
再136+的例子，对50Hz，4MHz时n=5，8MHz时n=2.5
归一化就是相除后无量纲的比值。

dayibalang · 发表于 2021-8-26 11:40:16

本帖最后由 dayibalang 于 2021-8-26 12:56 编辑

hc061218z 发表于 2021-8-26 07:37
正好踩点这个我理解，7106 7129手册里有提到过，只是这个是根据采样周期推算的，每个表的采样周期应该计算 ...

采样周期具体是多少看芯片的手册。一般手持表都取0.1s。极少例外。原因就是50Hz和60Hz的问题，再快就无法兼顾了。手册中会给出一系列的可用频点。实际会采用二者兼顾的最高的那个频点。7106是40kHz，136+的4MHz都是这么来的。芯片内部有分频，外部晶振不一样，但内部信号积分周期都一样，就是前面帖子写的原理决定的，无它。
我图中n是周期的比值，归一化后与具体周期无关。