|
某为企业创始人"坚信先进封装与堆叠技术能让中方保持芯片竞争力"的理念正在落地。根据Tom's Hardware披露的专利信息,该公司近期申请了一项四芯片封装(quad-chiplet)设计专利,该技术极可能应用于下一代昇腾910D AI芯片。
技术突围路径
专利关键特性
• 桥接互联架构:摒弃传统中介层,采用类似台积电CoWoS-L及英特尔EMIB的桥式连接方案
• 高带宽内存支持:芯片设计需搭配HBM级内存满足AI训练需求
• 战略意义:通过封装创新弥补光刻技术短板(中芯国际尚无量产EUV能力)
时间线推进
• 今年4月:《华尔街日报》爆料某为联合多家中国科技企业测试910D原型
• 5月底:完成首轮工程样品验证(未公开性能数据)
物理规格挑战
若该专利确为昇腾910D设计,Tom's Hardware分析其物理尺寸将创行业纪录:
处理器区域
单芯片封装910B:665平方毫米
四芯片集成:预估达2,660平方毫米(增长300%)
内存模块面积
每颗910B原配4个HBM芯片(共16个堆栈)
单HBM堆栈约85平方毫米 → 总内存区达1,360平方毫米
总体积瓶颈
芯片合计约4,020平方毫米(处理器+内存)
相当于台积电5个EUV光罩面积(该制程目标2026年量产)
商业博弈态势
专利布局显露双重战略意图:
技术对标:四芯片封装架构直指英伟达下一代"Rubin Ultra"方案
产业链破局:通过封装创新规避美国制裁(2024年制裁致某为无法获取先进制程设备)
当物理尺寸逼近制造工艺极限,昇腾910D能否在单GPU性能上超越英伟达H100?这场芯片业的"寸土必争"之战,正引发全球科技产业高度关注。
|
本帖子中包含更多资源
您需要 登录 才可以下载或查看,没有账号?立即注册
x
|