封贴

bh4qix · 发表于 2023-3-2 08:29:41

您需要登录才可以下载或查看，没有账号？立即注册

x

本帖最后由 bh4qix 于 2023-3-4 10:45 编辑

已经解决，封贴

xushu · 发表于 2023-3-2 08:40:12

全英文的,帮不上你了.

bh4qix · 发表于 2023-3-2 08:45:48

xushu 发表于 2023-3-2 08:40
全英文的,帮不上你了.

谢谢，帮忙顶一顶也行。哈哈！

diyou · 发表于 2023-3-2 08:50:11

很厉害的样子看英文教材

高级会员 · 发表于 2023-3-2 09:20:18

t1箭头所指信号C位置对应td稳定的时间，那么t1就是t1箭头所指的点到信号C稳定的时间，大概是这样理解吧。

bh4qix · 发表于 2023-3-2 09:53:33

高级会员发表于 2023-3-2 09:20
t1箭头所指信号C位置对应td稳定的时间，那么t1就是t1箭头所指的点到信号C稳定的时间，大概是这样理解吧。 ...

谢谢老师，图解一下好吗？

高级会员 · 发表于 2023-3-2 10:12:53

bh4qix 发表于 2023-3-2 09:53
谢谢老师，图解一下好吗？

乱猜的，毕竟机翻意思不够准确。

简燕 · 发表于 2023-3-2 11:30:27

本帖最后由简燕于 2023-3-2 11:35 编辑

没看到你手里的具体教材，只能根据FPGA设计时的常识来说明。Tc不是C总线门电路的物理时间延迟，而是整个逻辑上的改变的时间。
时序逻辑电路里最重要的信号就是时钟。可以简单的把T1理解为D总线需要多少个时钟周期，才能通知C总线改变电平状态。

bh4qix · 发表于 2023-3-2 12:05:11

本帖最后由 bh4qix 于 2023-3-2 12:09 编辑

简燕发表于 2023-3-2 11:30
没看到你手里的具体教材，只能根据FPGA设计时的常识来说明。Tc不是C总线门电路的物理时间延迟，而是整个逻 ...

图书名称

谢谢老师！

bh4qix · 发表于 2023-3-3 09:10:27

简燕发表于 2023-3-2 11:30
没看到你手里的具体教材，只能根据FPGA设计时的常识来说明。Tc不是C总线门电路的物理时间延迟，而是整个逻 ...

账号		自动登录	找回密码
密码			立即注册