Marvell发布基于台积电5nm工艺的112G SerDes连接芯片

waffle

稿源：cnBeta

目前市面上有三款基于台积电 5nm 工艺（N5）的芯片，分别是 Mate 40 Pro 中的 Kirin 9000 5G SoC、苹果 iPhone 12 系列智能机中的 A14 SoC、以及 Apple Silicon Mac 中使用的 M1 SoC 。现在，这份列表中又迎来了新的一员，它就是 Marvell 的 112G SerDes 连接芯片。

AnandTech 报道称，Marvell 刚刚发布了基于 DSP（数字信号处理器）的 112G SerDes 解决方案。

现代网络基础架构依赖于高速的 SerDes 连接，并且能够以各种速率和不同协议下工作（比如以太网、光纤、存储和连接结构）。

此前的产品已支持高达 56G 的连接，但最新 IP 已支持将它翻倍。尽管 Marvell 并不是第一家提供 112G 连接方案的厂商，但却是首个采用了 5nm 制程的企业。

与竞品相比，其不仅满足各种标准、还具有更低的能耗和错误率，对高速、高可靠性的基础架构应用有相当实际的意义。

Marvell 宣称，其新方案可显著降低每比特位传输的能耗，较基于台积电 7nm 工艺（N7）的竞品低了 25%，并且具有严格的功率 / 热约束、以及大于 40dB 的插入损耗。

通常数据支持基于一系列 0 或 1 操作位的 NRZ 调制，但 Marvell 启用了 2 比特位的操作（00、01、10 或 11），又称 PAM4 脉冲幅度调制。这样可让带宽轻松翻倍，但也确实需要一些额外的电路。

作为一个面向未来的技术，一些人可能已经知道英伟达 RTX 3090 就使用了基于 7nm 工艺的 PAM4 信号调制，可让美光 GDDR6X 闪存芯片提供超过 1000 GB/s 的带宽。如有必要，还可以 NRZ 模式运行、以降低功耗。

Marvell 表示，其已同多个市场的 ASIC 定制客户进行了部署 112G SerDes 方案的接洽，此外该公司还将支持一整套基于 5nm 的 PHY、交换机、DPU、定制处理器、控制器、加速器等产品的方案。