|
|
本帖最后由 fanallen 于 2021-6-30 11:05 编辑
这个板子相信很多小伙伴们都玩过，用过，至少见过。没错，就是板号带着TSCEOnly字样的板子。
这个板子的特殊之处，在于支持部分Intel的颗粒并ce，8ce并4ce，4ce并2ce等等（七彩虹及光威的部分型号的固态，用的就是这个板子）。
今天来研究下，这个板子是怎么实现并ce的。
研究板子之前，先看一张图：
这张图是@liusheng1234 在 720G盘是如何炼成的之29F04T2AWCMG2 这篇帖子里研究出来的intel颗粒并ce跳线，实测有效。
实现方法就是把vsp0和vsp1接地
在以上理论基础上，再来研究这个板子。
经过简单测试，锁定以下几组跳线。
然后拆了所有跳线，测量结果如下图：
主控面的中上，及左下2组跳线排除，跟并ce无关。f1和f9的vsp0在这一面没找到连通的点。 下面的，如图中的几个点是连通的。红色箭头是GND，绿色箭头是3.3v。
背面几组连通的点也连出来了，另外主控面f1及f9的vsp0，在背面找到了连通的点。
回过头再再看看主控板原始的跳线，就是完整的，4个焊盘全部并ce的跳线。
如果不需要并ce，拆掉对应的跳线就可以了。
|
本帖子中包含更多资源
您需要 登录 才可以下载或查看，没有账号？立即注册
x
打赏
-
查看全部打赏
|
IP归属地
雷达卡
发表于 2021-6-29 10:48:51
提帖卡
置顶卡
锁帖卡
解锁卡
显目卡
千斤顶
发表于 2021-6-29 13:29:00
楼主
