求教一下sm3267/sm3268原理图里连线的问题

丶陪妳看流星

能力有限，路子也不够野，搞不到sm3267 sm3268电路图，能搞到的只有sm3281c的电路图和3267 3268的引脚定义，琢磨照着3281c的图纸把3267和3268给画出来，但是有几个问题想请教一下


如果有哪位大佬能提供3267和3268的原理图，那将感激不尽


1.  从3281c的原理图里能看到SB4是把VCC_TG这个信号跟跟vccq连起来的，而在闪存引脚上，VCC_TG信号只与tsop48封装的颗粒相连，bga152封装的颗粒上并没有连接，但实际操作中会发现连接toggle阵营的bga颗粒是需要跳sb4的，请问这是什么原因？






2.  还是接上面的图1图2，为什么不将主控的3脚wp与闪存的WP相连，而是将闪存的wp信号直接与vccq连起来，有什么区别吗？

3.  从图1的3281定义上，会发现存在DQS-c和DQS-t引脚，而下图3267的定义上只能找到DQS信号，是否对于BGA颗粒上E6,F5,N8,M9脚位的DQS信号全部连接到3267的8脚？

momo57264

论坛内搜索3267,就能找到原理图，连画好的pcb板子都有…wp引脚是要上拉吧，3281是有两组dqs信号…只接一组的话应该跑不了高频…

tian_daye

论坛有大佬发过3267的pcb，我记得有原理图，我还打过一次…可能技术不行，贴出来缺一半CE。你可以搜一下。

lzhq0071

1、慧荣的SB4一直都是只给TSOP用的，BGA不会用到，不用管，你可以自己试试
2、这样设计，FW无法拉WP，WP拉到VCCQ让其一直处于非写保护状态，说明这个板子对应的公板FW没有做拉WP的动作(当然如果有特殊定制客户，这个脚可以拉，通过FW配合用)
3、DQS和RE的差分信号是用于DDR2和之后的，DDR的不需要差分，所以_T、_C只需要用到_T，而且不要连接到一起（虽然按道理3267这种不支持DDR2的连了也没事，上电是SDR，FW起来后通过Set Feature成DDR模式，DDR模式_C信号理应用不到，但是本身这么连就不符合逻辑）

lzhq0071

补充第2点：
我们一般看到的那种写保护功能不是说我们直接就通过飞线将后端的WP拉低实现的，如果这么做会导致正常的命令都无法写入到NAND，导致FW运行出错而可能导致掉盘；
一般支持写保护的主控会有另一个写保护引脚"主控写保护脚"，改变这个脚的电平可以实现我们一般看到的那种写保护，这个是在前端处理的

丶陪妳看流星

lzhq0071 发表于 2023-1-9 09:00
1、慧荣的SB4一直都是只给TSOP用的，BGA不会用到，不用管，你可以自己试试
2、这样设计，FW无法拉WP，WP拉 ...

所以说不考虑写保护，可以直接把wp拉高到vccq，并且re和dqs也只需要把_t与3267 3268主控对应的dqs，re相连，不用管_c
多谢

丶陪妳看流星

lzhq0071 发表于 2023-1-9 11:48
补充第2点：
我们一般看到的那种写保护功能不是说我们直接就通过飞线将后端的WP拉低实现的，如果这么做会导 ...

3267和68有个wpro引脚，我一直以为把这个拉低就可以实现写保护，没考虑过wp的问题
48pin的3281没有wpro脚，估计设计板子的时候就直接把wp拉高了，68p的3281n好像就有wpro

丶陪妳看流星

tian_daye 发表于 2023-1-8 22:57
论坛有大佬发过3267的pcb，我记得有原理图，我还打过一次…可能技术不行，贴出来缺一半CE。你可以搜一下。 ...

是有个大佬自己打板写保护3267的贴子吧，我跟她交流过，他的图纸是自己测量加上3257的图纸画的，图纸里有的部分我不明确发帖确认一下

lzhq0071

丶陪妳看流星 发表于 2023-1-9 12:33
3267和68有个wpro引脚，我一直以为把这个拉低就可以实现写保护，没考虑过wp的问题
48pin的3281没有wpro脚 ...

我们一般说的这个写保护，当前端这个你说的WRPO生效后，后端的WP按道理处不处理都行，看主控端逻辑是怎么设计的了

liping-1

mark      备用.........

liping-1

mark  有用在 来!!!

独家拥有ztl

大佬设计个3268双贴带TSOP的板子吧，最好是带写保护的。903停产后得有主控接班呀

丶陪妳看流星

独家拥有ztl 发表于 2023-4-11 14:31
大佬设计个3268双贴带TSOP的板子吧，最好是带写保护的。903停产后得有主控接班呀 ...

没技术，走不好线，放弃了