数码之家

 找回密码
 立即注册
搜索
查看: 652|回复: 0

[电子] 英特尔PowerVia技术加持:Arrow Lake处理器E核实现6%的性能提升

[复制链接]
发表于 2023-6-6 18:56:44 | 显示全部楼层 |阅读模式

爱科技、爱创意、爱折腾、爱极致,我们都是技术控

您需要 登录 才可以下载或查看,没有账号?立即注册

x
在下周的 VLSI 研讨会上,英特尔将发表三篇备受期待的论文,其中之一便是即将推出的 PowerVia 芯片背面供电技术的进展。
英特尔接下来将推出两种关键技术:全环栅晶体管 RibbonFET 技术和 PowerVia,这将作为英特尔对光刻行业的一记组合拳,而且英特尔也认为这将是帮助它们重返晶圆厂领导地位的关键。

                               
登录/注册后可看大图
据介绍,英特尔是行业内首家在类似测试芯片的产品上实现背侧供电技术的公司,有望推动计算进入下一个时代。
简单来说,PowerVia 可以更好地利用芯片背部,将于 2024 年上半年在 Intel 20A 工艺节点中率先亮相(首发产品即 Arrow Lake)。它可通过将电源布线移至晶圆背面来解决芯片微缩过程中日益严重的互连瓶颈问题。
“PowerVia 是我们积极的‘四年五个节点’战略的一个重要里程碑,也是我们在 2030 年实现封装中万亿晶体管的道路上的一个重要里程碑。使用试验工艺节点和后续测试芯片使我们能够降低背面电源的风险我们领先的工艺节点,使英特尔在将背面功率传输推向市场方面领先于竞争对手。”
– Ben Sell,英特尔技术开发副总裁

                               
登录/注册后可看大图
英特尔表示,他们已将 PowerVia 的开发与晶体管开发分开,以确保它能够为基于 Intel 20A 和 18A 工艺节点做好准备。
英特尔在其自家测试节点上进行了测试,最终证实能够非常有效地利用芯片资源,其单元利用率超过 90%,同时有望降低成本,使芯片设计人员的热特性。能够在其产品中实现更高的性能和效率。
技术方面,测试显示英特尔平台电压下降改善达 30% 以上,E 核频率收益高达 6%,而且英特尔还在 PowerVia 测试芯片中实现了与逻辑缩放预期的更高功率密度相符

                               
登录/注册后可看大图

                               
登录/注册后可看大图

                               
登录/注册后可看大图

                               
登录/注册后可看大图
英特尔将于 6 月 11 日至 16 日在日本京都举行的 VLSI 研讨会上以两篇论文的形式展揭晓更多细节,届时IT之家也将为大家带来更多报道。

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

APP|手机版|小黑屋|关于我们|联系我们|法律条款|技术知识分享平台

闽公网安备35020502000485号

闽ICP备2021002735号-2

GMT+8, 2024-3-28 19:16 , Processed in 0.124800 second(s), 12 queries , Redis On.

Powered by Discuz!

© 2006-2023 smzj.net

快速回复 返回顶部 返回列表