JESD406-5 LPDDR5/5X 串行存在检测（SPD）内容 V1.0 标准发布

数码芝华士

JEDEC 固态技术协会昨日（8 月 22 日）发布公告，宣布了 JESD406-5 LPDDR5/5X 串行存在检测（SPD）内容 V1.0 标准，和现有 JESD401-5B DDR5 DIMM Label、JESD318 DDR5 / LPDDR5 压缩附加内存模块（CAMM2）通用标准的更新内容保持一致。

IT之家注：串行存在检查（SPD，serial presence detect）为存储在同步动态随机访问存储器（SDRAM）内存模块中电可擦除可编程只读存储器（EEPROM）芯片上的信息，它告诉基本输入输出系统（BIOS）模块的大小、数据宽度、速度以及电压。

JESD406-5 LPDDR5/5X 串行存在检测（SPD）内容 V1.0 标准记录了在所有 LPDDR5/5X SDRAM 的 JEDEC 标准内存模块上，使用包含 SPD 非易失性配置器件的内容，其中包括 JESD318 中概述的 CAMM2 标准设计。

JESD406-5 标准规定了每个 SPD 字节的内容，让包括 BIOS 在内的应用软件能够确定模块的容量、速度、I/O 配置和内容修订级别。

该标准定义了 Rounding 算法，即使在旧模块插入新系统或新模块插入旧系统时，也能优化性能。

JESD406-5 支持内存模块配置，即 JESD401-5B 规范中记载的“原始卡”（raw cards）。

CAMM2 原始卡 E 定义了一种 LPDDR5/5X 模块，可用作一个或两个等级的内存，分为八个子通道，每个子通道都有 x16 I/O 接口。