三星公布新一代DRAM技术路线 内存芯片将迎来三维革命

Meise

据韩国科技媒体SE Daily4月28日独家报道，全球存储巨头三星电子正悄然布局一场技术变革。该公司最新内部规划显示，在完成第七代10nm级别1d nm制程后，将跳过原本计划的1e nm工艺节点，直接引入革命性的VCT垂直堆叠技术。知情人士透露，搭载该技术的内存芯片预计将在2027或2028年间正式投产。

从知情人士提供的技术路线图可见，三星研发团队在1d nm制程后的技术方向选择上曾存在分歧。工程部门原本同时推进着1e nm改进工艺与VCT架构两条路线，但考虑到垂直堆叠技术对存储密度的颠覆性提升潜力，最终决定集中优势资源攻坚VCT方案。为加快研发进度，三星近期已将1e nm先导研究团队整合至1d nm开发部门。

对比来看，该项技术突破的关键在于全新三维结构的应用。与传统平面结构不同，VCT架构通过在垂直方向构建存储单元，理论上能够突破当前平面工艺的物理极限。不过这种创新也伴随着技术挑战——不仅需要革新沿用数十年的DRAM基础架构，还必须开发配套的高精度制造设备。业内人士指出，这相当于要在微观层面精准控制上百层结构的堆叠精度。

值得注意的是，三星的韩国竞争对手SK海力士选择了差异化技术路线。根据最新行业情报显示，该公司后续规划将沿袭1d nm、0a nm的制程演进，继而开发自研的VG架构三维内存。目前两家韩国企业在三维存储领域的技术竞逐，已成为全球半导体行业关注的焦点。

业内人士普遍认为，随着传统制程微缩接近物理极限，存储芯片厂商在三维架构领域的布局将决定未来十年的行业格局。虽然VCT技术仍需攻克工艺难题，但若三星能率先实现量产突破，或将重塑全球存储市场的竞争版图。