联发科天玑 9500 曝光：台积电N3P全大核架构，NPU算力约100TOPS

数码芝华士

数码闲聊站 今日爆料，联发科天玑 9500 将采用新一代台积电 3nm 强化工艺 N3P 打造，采用全新全大核架构，包括 1*Travis+3*Alto+4*Gelas。其中，Travis 和 Alto 是 Arm 新一代 X9 系超大核，支持 SME 指令集，Gelas 是新 A7 系大核。

此外，天玑 9500 将集成全新微架构的 Immortalis-Drage GPU，提升光追性能并降低功耗，支持全量 AI；拥有 16MB 的 L3 缓存、10MB SLC，升级 NPU 9.0，预计可提供 100TOPS 算力，并将支持 10667Mbps 的 LPDDR5x 内存 + 四通道 UFS4.1 闪存。

根据之前的爆料，联发科最初计划采用台积电 2nm 工艺制造，但考虑到相关工艺价格高昂，且苹果大幅占用产能，因此联发科出于成本和产能考虑，选择 N3P 工艺制造天玑 9500。

虽然 N3P 的能效可能不如台积电新一代 2nm 制程节点，但仍然比天玑 9400 使用的 N3E 有所改进。此外，天玑 9500 频率最高有望超过 4GHz。