CoWoS良率99%还不够，台积电何军点名内存和ABF载板才是AI芯片真瓶颈

麻薯滑芝士

哈喽大家好！各位天天盯着GPU供货进度、生怕数据中心少了几块加速卡的AI算力采购负责人，各位熬夜研究先进封装技术路线图、想在下一轮芯片投资里押对方向的半导体行业分析师，各位在晶圆厂和封测厂之间来回奔波、为良率和产能操碎了心的芯片设计公司工程副总裁，各位一边刷着台积电技术研讨会PPT一边盘算自家产品什么时候能排上CoWoS产线的AI创业公司CTO，各位对半导体制造工艺如数家珍、连光罩层数和中介层尺寸都能倒背如流的硬核科技爱好者——你们今天算是赶上了，因为就在2026年8月11号星期二这一天，一年一度的OCP APAC Summit（开放计算项目亚太峰会）正在会场内如火如荼地进行，台积电负责先进封装技术与服务的副总经理何军亲自登台，向在场的行业人士披露了一大堆关于CoWoS封装技术的猛料。TrendForce在同一天发布的报道里，把这些信息整理得清清楚楚：台积电目前量产的5.5倍光罩尺寸CoWoS封装方案，良率已经稳定地超过了98%，在某些特定客户的AI芯片产品上甚至冲到了99%的高度。与此同时，何军还毫不避讳地指出了AI芯片供应链里两个最让人头疼的瓶颈——内存颗粒和ABF载板的供应紧张问题，并且预告了台积电接下来的技术演进路线图：2028年量产14倍光罩尺寸的CoWoS封装，2029年进一步超越14倍光罩的极限。这篇文章的信息量非常大，咱们一条一条掰开来讲。

先说说CoWoS到底是个什么东西，为什么它的良率和尺寸升级牵动着整个AI芯片行业的神经。CoWoS的全称是Chip-on-Wafer-on-Substrate，翻译过来就是"芯片-晶圆-基板"三层堆叠封装技术，是台积电在先进封装领域的一张王牌。要把这件事讲透，咱们得回到芯片制造的最末端——当一颗GPU或者AI加速器的裸片在晶圆上做好之后，它并不能直接用到电路板上面，必须先把这颗裸片、连同周边的高带宽内存（HBM）颗粒，一起封装到一个基底上，这个把多颗芯片"拼"到一起的过程就叫先进封装。CoWoS做的事情，就是把多颗高性能计算芯片和HBM高带宽内存颗粒，通过一块硅中介层和密密麻麻的微凸点，集成到一个封装体里面。这样做的好处非常明显：芯片之间的数据传输距离被大幅缩短，数据带宽被大幅提升，单位计算的功耗反而下降，这对于训练大模型和运行推理任务的AI芯片来说是至关重要的。过去几年里，业界那些叫得上名字的AI加速器，几乎无一例外都采用了台积电的CoWoS封装方案。可以说，没有CoWoS，就没有今天AI芯片的性能飞跃。

而CoWoS封装的技术难度，很大程度上取决于它的光罩尺寸——光罩尺寸越大，意味着硅中介层的面积越大，能集成的计算芯片和HBM堆栈就越多，封装复杂度呈指数级上升，良率控制的难度也随之飙升。咱们先解释一下"光罩"这个概念：在半导体制造里，光罩就像是印章，光刻机通过光罩把电路图案一"盖"一"印"地转移到晶圆上，而"一倍光罩尺寸"对应的是光刻机单次曝光能覆盖的最大面积，这个面积对应当前先进制程下大约858平方毫米。当台积电说"5.5倍光罩尺寸的CoWoS"，意思是这块硅中介层的面积大约4565平方毫米，相当于5.5个光刻单次曝光的极限面积拼在一起那么大。而何军在2026年OCP APAC Summit上宣布的"14倍光罩尺寸"目标，意味着到2028年，台积电的CoWoS封装将能集成大约10颗大型计算芯片和20颗HBM堆栈——这个数字听起来就像科幻小说，但它确实已经在台积电的路线图上白纸黑字地写着。根据台积电在2026年5月台湾技术论坛上的进一步披露，5.5倍光罩的中介层面积大约4565平方毫米，而14倍光罩版本将扩大到约11620平方毫米，2029年超越14倍光罩的版本更将支持24个HBM堆栈。

接下来咱们聚焦何军在2026年OCP APAC Summit上公布的那个最硬核的数据：5.5倍光罩尺寸CoWoS的良率表现。根据TechNews和经济日报的现场报道，何军明确表示，台积电目前量产的5.5倍光罩尺寸CoWoS，在多款AI客户产品的量产过程中，良率已经持续稳定地保持在98%以上，个别案例中甚至达到了99%。这是什么概念？咱们得把先进封装良率这事儿掰扯清楚。一颗CoWoS封装体里包含了硅中介层、多颗计算芯片、多颗HBM堆栈、以及大量的微凸点和底部填充材料，任何一个环节出现微小缺陷，整颗封装就可能报废。更要命的是，封装的良率有个规律：面积越大，良率越低，因为缺陷落入的概率随面积线性增加。5.5倍光罩尺寸已经是个庞然大物，面积约4565平方毫米，能在这么大的面积上把良率做到98%乃至99%，说明台积电在工艺控制、缺陷检测、良率管理上已经达到了一个全新的高度。横向对比一下TrendForce此前的数据：在2026年5月台积电台湾技术论坛上，台积电自己给出的数据是5.5倍光罩CoWoS良率为98%；而到了今天8月11号的OCP APAC Summit，何军进一步披露"部分案例达到99%"——这意味着在最近这三个月里，台积电的工程师们在良率爬坡上又啃下了关键的一块硬骨头。对于英伟达、AMD、谷歌、亚马逊这些大规模采购CoWoS封装AI芯片的客户来说，良率的提升直接意味着更高的产出、更低的成本、更稳定的供应。何军在台上还不忘调侃自己，说自己就是"那个CoWoS guy"——这个自嘲式的称号足以说明他在台积电内部和整个先进封装领域的分量。

说完了现在的成绩，再来看看台积电对未来CoWoS技术演进的规划。何军在2026年OCP APAC Summit上透露，台积电预计CoWoS将在2029年之前超越14倍光罩尺寸。这个路线图与台积电在2026年北美技术研讨会上公布的规划是完全一致的。当时台积电在论坛上明确表示，一款14倍光罩尺寸的CoWoS封装体，面积大约11620平方毫米，能够集成大约10颗大型计算芯片和20颗HBM堆栈，计划在2028年进入量产阶段；随后在2029年，CoWoS将进一步超越14倍光罩的极限，支持多达24颗HBM堆栈。这是一个什么样的技术跨越呢？咱们来做一个直观的对比：目前量产的5.5倍光罩尺寸CoWoS，面积基数已经能够支撑当前旗舰AI GPU，并能容纳12颗HBM芯片；而14倍光罩尺寸的CoWoS，面积大约是5.5倍版本的2.5倍以上，能够容纳的计算芯片数量和HBM堆栈数量几乎是翻倍的增长。这意味着未来的AI超级芯片，将拥有前所未有的计算密度和内存带宽。台积电之所以敢制定如此激进的技术路线图，背后是其在硅中介层制造、微凸点键合、热管理、应力控制等一系列先进封装核心技术上的持续突破。

值得注意的是，台积电在OCP APAC Summit上也提到了竞争对手的动向，这场先进封装的较量远未结束。英特尔指出，其EMIB-T封装技术目前已经能够实现超过6倍光罩尺寸的系统总面积，2026年这一年将扩展到超过8倍光罩尺寸，到2028年将达到超过12倍光罩尺寸。把这两家放在一起对比一下非常有意思：台积电的路线是用CoWoS做大尺寸硅中介层，2028年到14倍；英特尔的路线是用EMIB-T做嵌入式桥接，2028年到12倍以上。两家殊途同归，都在朝着"把更多芯片塞进同一个封装"的终极目标狂奔。对于外界观察者来说，这场竞赛的好戏才刚刚开场。英特尔的EMIB-T通过把硅桥嵌入基板、并加入硅通孔来改善供电，避免了大面积硅中介层的材料浪费；而台积电的CoWoS则凭借成熟的硅中介层生态和极高的良率掌控着市场主导权。两条技术路线各有千秋，但根据TrendForce的数据，台积电在2.5D封装市场占据接近70%的份额，英特尔想要从这个霸主手里抢蛋糕，路阻且长，但EMIB-T的超大尺寸路线确实提供了一个差异化的选择。

在CoWoS产能建设方面，何军给出的信息同样令人印象深刻。这位自称"CoWoS guy"的台积电副总透露，在过去三年里，台积电的CoWoS产能几乎每年都在翻倍增长。目前台积电已经运营着10座先进封装工厂，产能正在稳步追赶客户的需求。经济日报的报道援引何军的原话说："我们还没有完全满足所有客户的需求，但已经非常接近了。"这句话背后透露出的信息量很大。过去几年，AI芯片市场经历了爆发式的增长——TrendForce在2026年5月14号的报道中引用路透社数据指出，AI加速器晶圆的需求预计将在2022年至2026年之间增长11倍，全球半导体营收到2030年将超过1.5万亿美元。为了跟上这波需求，台积电的CoWoS先进封装产能在2022年至2027年间预计将以超过80%的年复合增长率扩张。各大云计算厂商和AI初创公司为了抢到CoWoS产能，甚至不惜提前支付巨额预付款。如今台积电通过连续三年的产能翻番和10座先进封装厂的投产，终于让供需缺口大幅收窄。虽然没有完全满足需求，但"非常接近"这个表述，已经比前两年的情况好了太多。对于还在排队等产能的AI芯片公司来说，这无疑是一个积极的信号。何军之所以敢自称"CoWoS guy"，正是因为过去这三年他几乎把全部精力都扑在了CoWoS产能扩张上——从在台湾本岛的新厂建设，到先进封装设备的采购和调试，再到技术工人的培训，每一个环节都有他的身影。

除了CoWoS本身的进展，何军在2026年OCP APAC Summit上还重点介绍了台积电在SoIC（系统集成芯片）技术上的最新成果。SoIC是台积电另一项关键的3D芯片堆叠技术，它采用混合键合（Hybrid Bonding）方式，将不同制程节点的芯片直接堆叠在一起，实现极高的互连密度和能效。根据TechNews的报道，台积电的SoIC混合键合技术能够实现比传统方法高出50倍以上的互连密度，同时能耗效率提升5倍。这是什么概念？传统芯片堆叠靠的是微凸点，凸点之间有间隙，信号要走"之"字形；而混合键合是直接把上下两层芯片的铜垫面对面"焊"在一起，信号几乎垂直通过，互连密度因此能高出50倍以上，每一次信号传输消耗的电能只有原来的五分之一。在技术节点方面，SoIC的键合间距在2025年已经达到了6微米的水平，台积电的目标是在2029年进一步缩小到4.5微米。键合间距从6微米缩到4.5微米，意味着单位面积内的互连通道更加密集，上下两颗芯片之间的"沟通"将更加顺畅。

更值得关注的是，台积电正在将其SoIC 3D芯片堆叠技术推向最先进的制造平台。根据台积电此前公布的信息，A14制程节点上的A14-to-A14 SoIC堆叠方案，预计将在2029年进入量产。与目前的N2-on-N2 SoIC方案相比，A14-on-A14 SoIC的芯片间I/O密度将提升1.8倍。咱们解释一下这里面的门道：N2是台积电的2纳米制程，A14是台积电的下一代先进制程。当上下两颗芯片都采用A14制程来做SoIC堆叠时，裸片间的输入输出密度会比两颗N2芯片堆叠的方案高出1.8倍。这意味着未来的AI芯片可以在更小的物理空间内实现更多的数据通道，进一步突破计算和存储之间的带宽瓶颈。对于设计超大规模AI加速器的公司来说，SoIC技术的进步将为他们提供前所未有的设计自由度——他们可以把一颗大芯片拆成两颗小芯片，用SoIC叠起来，这样既提高了良率（小芯片良率高于大芯片），又提升了性能。值得一提的是，根据台积电在2026年台湾技术论坛上的披露，从2022年到2027年，SoIC产能将以超过90%的年复合增长率扩张，而同期的CoWoS产能年复合增长率为80%以上——这说明台积电对SoIC这条垂直堆叠路线的押注，甚至比CoWoS还要激进。

何军在2026年OCP APAC Summit上还抛出了一个让整个AI供应链都必须正视的警告。根据Next Apple的报道，何军明确指出，内存颗粒和ABF载板已经成为AI供应链中两个最关键的瓶颈环节。他进一步补充说，在未来几年内，整个行业不仅要面临内存短缺的问题，ABF载板的供应紧张也将成为一个持续的挑战。咱们先把这两个名词解释清楚。"内存"在这里特指AI芯片封装里用到的HBM高带宽内存，这是SK海力士、三星、美光三家垄断的高端存储产品，每一颗HBM堆栈都是由多个DRAM裸片垂直堆叠而成，制造难度极高、产能扩张缓慢。根据2026年8月5号的最新行业数据，HBM在2025年的供需缺口为45%，2026年缺口仍达43.5%，三大原厂的2027年产能已全部售罄。而"ABF载板"则是一种高级封装基板，采用味之素堆积膜作为绝缘层材料，广泛应用于CPU、GPU和AI加速器等高端芯片的封装，是CoWoS封装体的最底层支撑结构。

随着CoWoS封装尺寸不断增大、集成度不断提高，对ABF载板的面积、层数、平整度和热性能要求都在急剧攀升。根据集成电路材料联盟2026年8月10号发布的行业分析，AI芯片单颗消耗的ABF面积是传统PC芯片的5到10倍，新一代AI芯片封装层数可达18到20层，头部芯片企业和云厂商普遍采用长期协议锁定产能，部分产品交期已经拉长至18到24个月。ABF载板的制造工艺极其复杂，全球能够大规模量产高品质ABF载板的供应商屈指可数，主要集中在少数几家大厂手里。近年来，随着AI芯片需求的爆发式增长，ABF载板的产能扩张速度远远跟不上需求的增长速度——高盛预测ABF载板的供需缺口在2026年达8%、2027年达34%、2028年达51%。味之素已经宣布ABF膜涨价30%，三星电机全品类涨价30%，长协价每季度上涨10%到15%。何军还特别提到，由于ABF载板供应商之间的机械特性和热特性存在差异，采购团队不得不采取多源采购策略来保障供应安全，但这种做法反过来又给工艺控制带来了更大的挑战——不同供应商的载板在热膨胀系数、刚度、表面平整度等方面不尽相同，台积电在生产线上需要针对每一批次的载板进行调整和优化，这无疑增加了制造的复杂性。换句话说，原本一家供应商就能稳定搞定的事儿，现在得分多家采购，而每家送来的货物理参数还不一样，生产线就得不停"适应"，良率管理的难度因此陡增。

面对这些挑战，台积电并没有坐等供应商自行解决问题，而是主动出手，推动产业链上下游协同开发。根据TechNews援引何军的说法，台积电计划在量产前一年就设定好验证范围和系统边界条件；在量产前六个季度，台积电将公布这些条件供整个行业反馈，并且把系统集成商、设备制造商和材料供应商都纳入并行开发的流程当中，从而实现更快的验证速度和更及时的问题响应。这种"早期介入、协同开发"的策略，已经在CoWoS项目上取得了显著成效。

根据Next Apple的报道，台积电表示，通过与供应商和系统集成商的早期合作，结合系统级验证和数据反馈，3D IC的开发速度得到了大幅提升。具体到CoWoS项目上，这种协同开发模式将每一代CoWoS的开发周期从大约两年缩短到了一年，整个研发周期最多缩短了三个季度。咱们算一下这笔账：原来需要24个月才能完成的工作，现在最快15个月就能搞定，整整省下了9个月的时间。这对于争分夺秒的AI芯片市场来说，意义非同小可——谁能更快地把下一代AI芯片从设计图纸变成量产成品，谁就能在市场争夺战中抢占先机。何军这步"提前六个季度公布条件"的棋，等于是把产业链上的所有玩家都拉进了台积电的节奏里：供应商提前知道台积电要什么，设备厂提前知道要配合什么，材料厂提前知道规格边界，大家并行推进，自然比传统的"台积电做完自己的部分再交给下游验证"的串行模式快出一大截。

从更宏观的角度来看，台积电在2026年OCP APAC Summit上披露的这些信息，勾勒出了一幅清晰的先进封装技术演进全景图。在CoWoS这条主线上，台积电已经实现了5.5倍光罩尺寸的量产，良率稳定在98%以上，部分产品甚至达到99%，中介层面积约4565平方毫米；接下来，2028年量产14倍光罩尺寸的CoWoS（面积约11620平方毫米，集成约10颗大型计算裸片与20颗HBM堆栈），2029年超越14倍光罩的极限（支持24颗HBM堆栈）。在SoIC这条辅线上，键合间距从2025年的6微米缩小到2029年的4.5微米，A14-on-A14 SoIC将在2029年量产，I/O密度比N2-on-N2提升1.8倍，且SoIC产能在2022至2027年间以超过90%的年复合增长率扩张。在产能建设方面，台积电连续三年实现CoWoS产能翻番，目前已运营10座先进封装工厂，CoWoS产能在2022至2027年间以超过80%的年复合增长率扩张，供需缺口大幅收窄。在供应链协同方面，台积电将开发周期从两年压缩到一年，通过早期介入和并行开发模式加速技术迭代。与此同时，内存和ABF载板的供应瓶颈依然是悬在整个AI产业头顶的两朵乌云——HBM在2026年的供需缺口仍达43.5%，ABF载板的供需缺口在2026年达8%、2027年达34%、2028年达51%，台积电正在联合上下游企业共同应对这一挑战。英特尔那边也没闲着，EMIB-T从当前的6倍以上光罩面积，到2026年超8倍，再到2028年超12倍，先进封装的全球竞赛已经进入白热化的下半场。

对于AI芯片产业链上的每一位参与者来说，今天何军在OCP APAC Summit上释放的信号，既是机遇也是警示。对于芯片设计公司而言，台积电CoWoS良率的持续攀升和产能的快速扩张，意味着他们有机会在更短的时间内将自己的AI芯片设计变为现实，并且以更高的良率和更低的成本进行大规模量产。对于云计算厂商和AI服务提供商来说，CoWoS产能紧张状况的缓解，意味着他们期待已久的下一代AI加速器有望更快地部署到数据中心当中。对于ABF载板和内存供应商来说，何军的发言无异于一记响亮的警钟——高盛预测ABF载板缺口将从2026年的8%扩大到2028年的51%，如果供应商不加快产能扩张和技术升级的步伐，他们将成为制约整个AI产业发展的短板。对于投资者和分析师来说，台积电在先进封装领域的技术领先优势和产能扩张节奏，将继续构成其核心竞争力的重要组成部分，值得密切关注。而对于那些还在用传统封装思路设计芯片的团队，台积电给出的信号再明确不过：未来属于那些敢于把多颗芯片、多叠HBM塞进同一个超大封装里的玩家。

站在2026年8月11日这个周二的时间节点往回看，先进封装技术已经从半导体制造链条上一个相对低调的配角，一跃成为决定AI芯片性能和产能的关键变量。台积电凭借CoWoS和SoIC两大技术支柱，正在重新定义芯片封装的极限。而何军那句"We haven't fully met demand yet, but we're getting very close"，既是对过去三年产能翻番努力的肯定，也是对未来的承诺。展望未来，随着2028年14倍光罩尺寸CoWoS的量产、2029年超越14倍光罩的技术突破、以及A14-on-A14 SoIC的落地，AI芯片的计算密度和内存带宽将迎来新一轮质的飞跃。与此同时，ABF载板和内存的供应瓶颈能否被有效化解，将决定这条技术路线图能否如期兑现——HBM在2026年仍有43.5%的供需缺口，ABF载板的缺口更将一路扩大到2028年的51%，这是一道必须跨过去的坎。台积电给出的答案是：提前一年定验证范围，提前六个季度公布条件，把整个产业链拉进来并行开发，用这种"众人拾柴"的方式把CoWoS的开发周期从两年压到一年。

对于正在读这篇文章的你——无论你是芯片设计师、数据中心运维工程师、半导体行业研究员，还是单纯对AI硬件感兴趣的科技爱好者——今天都是一个值得记住的日子。因为就在这一天，台积电向全世界展示了先进封装技术的下一个十年图景：5.5倍光罩CoWoS良率冲到99%，14倍光罩CoWoS将在2028年量产并集成约10颗大算力裸片与20叠HBM，2029年进一步超越14倍光罩并支持24叠HBM，SoIC键合间距将在2029年缩到4.5微米，A14-on-A14 SoIC同年量产且裸片间I/O密度比N2-on-N2提升1.8倍，而内存和ABF载板将是未来几年整个行业必须共同跨过的坎。建议你把今天看到的这些信息记下来，等到2028年和2029年再回过头来对照，看看台积电能不能兑现今天许下的承诺。对于采购方来说，现在就该重新审视自家供应链里内存和ABF载板的库存策略，因为何军已经把话挑明——这两样东西，未来几年都会紧，高盛预测的ABF载板缺口到2028年将达51%，HBM的2027年产能已经被三大原厂全部售罄。对于芯片设计方来说，提前六个季度就介入台积电的验证流程，是抢到下一代CoWoS产能的必经之路。对于投资者来说，先进封装这条赛道上的每一次良率提升、每一次光罩尺寸突破、每一次产能翻番，都是观察台积电护城河深浅的最佳窗口。台积电用一串硬核数字告诉全世界：AI芯片的竞争，早已不只是晶体管之争，而是封装、内存、载板、协同开发全产业链的综合较量，而在这场较量里，台积电正试图把每一个环节都握在自己手里。未来三到五年，谁能在内存和ABF载板的供应战中站稳脚跟，谁能与台积电的并行开发节奏同频共振，谁就能在AI芯片的黄金时代分到最大的一块蛋糕。