台积电有望在2023年实现3400m㎡和12x HBM的单芯片封装

waffle

稿源：cnBeta

随着高性能计算需求的旺盛增长，芯片制造商的超高端封装工艺也被推向了新的极限。为满足芯片带宽的极端需求，许多芯片设计商已经考虑直接在同一块基板上部署大容量的高带宽缓存（HBM）。多年来，台积电一直在发展其 CoWoS-S 封装技术，以使芯片设计商能够充分利用更强大的逻辑芯片和 HBM 堆栈。目前这种复杂设计的限制之一，就是光刻工具的标线片限制。

最近，台积电一直在努力突破尺寸上的限制，从 1.5x 到 2x，一直到预计的 3x 标线片尺寸。2021 年的时候，该公司还计划提供多达 8 个的 HBM 堆叠。

在今年的技术研讨会上，台积电进一步展望了这项技术的发展前景。预计到 2023 年的时候，其能够交付具有 4x 标线片尺寸的中介层，以及容纳多达 12 个的 HBM 堆栈。

我们有望在 2023 年迎来更快的 HBM 缓存，但目前最快的还是三星的 Flashbolt 3200 MT/s 模块（HBME2）。

其具有 12 个 HBM 堆栈，可实现 4.92 TB/s 的内存带宽，较当今最复杂的设计还要快得多。