题目没有错别字，新闻的主角是日本冲（OKI）电器株式会社，不是充电器！
124层印刷电路板在不增加7.6毫米标准板厚的情况下，突破了长期存在的108层的行业上限。 日本冲电器公司OKI Circuit Technology 推出了一款124 层印刷电路板 (PCB)，这是高密度电子封装领域的一项里程碑式进展，这是迄今为止已知的半导体测试应用的最高商用堆叠高度。这一进步突破了长期以来 108 层的上限，并可能标志着人工智能、国防、航空航天和先进通信技术领域基板设计的新纪元。 PCB分层的新高峰？ 从纸面上看，从108层到124层的跃升可能微不足道，但在追求精密的PCB制造领域，这标志着PCB制造能力的根本性转变。信号层数增加15%的同时，并没有增加标准的7.6毫米板厚，而这是晶圆级测试设备现有尺寸限制的限制。 这绝非易事。由于树脂流动、导通孔塌陷以及层间对准等挑战，传统 PCB 设计在达到 100 层之前就已达到机械和热性能的极限。迄今为止，可靠地超过 108 层通常意味着必须接受更厚的电路板或降低可靠性——而 OKI 有效地避免了这些妥协。 该解决方案实现了前所未有的信号密度和垂直互连，对于用于 AI 加速器的下一代高带宽存储器 (HBM) 的晶圆探测尤其重要。每增加一层，设计人员就能在紧密相邻的环境中布线更多信号，集成更多接地层，并更好地管理 PCIe Gen6 和 CXL 3.0 等协议所需的高速差分对。 124层PCB的深远影响 长期以来，提升PCB 层数一直受到对准精度、过孔可靠性和热完整性的限制。OKI 的突破源于一系列改进，而非单一的发现。该设计的关键在于使用每层厚度仅为 25 µm 的超薄介电材料，其低损耗特性适用于 112 GHz 以上的频率。这些材料（可能是 Megtron 7 等高性能层压板）可实现严格的阻抗控制 (±5%)，同时支持高功率 AI 芯片至关重要的热传导。 这种 124 层配置或将为人工智能半导体测试开辟新的方向，因为堆叠 HBM 模块的晶圆级检测需要精确、高速的信号完整性。每增加一层，布线容量和屏蔽潜力都会增加。在人工智能服务器中，OKI 的高层板支持集成接地层和微孔阵列，可最大限度地减少串扰和信号损耗，同时改善散热性能。这些功能也将使该技术成为航空航天和国防应用的理想之选。这些 PCB 采用对称叠层设计，并在超过 1,000 次热循环下达到 MIL-STD-883G 可靠性标准，理论上能够承受极端环境，同时保持电气完整性。 扩展和成本的限制 高复杂性自然带来高昂的成本。OKI 124 层 PCB 每平方米的物料成本高达 4,800 美元，生产时间长达 16 周，良率徘徊在 65% 左右。这远低于 108 层 PCB 的典型良率 85%。 热循环引起的机械应力，尤其是在铜与FR-4边界处，会超过80 MPa，有时会导致细间距BGA封装中的焊盘凹陷或信号衰减。在堆叠层中排除此类故障通常需要破坏性横截面积分析，这使得诊断过程变成了一场赌博。 与大多数尖端技术一样，当前的应用仅限于利基、高性能领域，但其底层创新可能会随着时间的推移逐渐渗透。增材制造和人工智能驱动的EDA工具的进步最终或许能够以更少的层数或更低的成本实现类似的性能。 OKI 的 124 层 PCB 虽然未能超越电装 (Denso) 在 2012 年创下的 129 层世界纪录，但它的突出之处在于实用性，而非纯粹的极限。通过保持常规的电路板厚度并确保可制造性，OKI 的工作很可能有助于弥合理论极限与可扩展生产之间的差距。
| 
IP归属地
雷达卡
发表于 
提帖卡
置顶卡
锁帖卡
解锁卡
显目卡
千斤顶
发表于 
发表于 
楼主
