基于ETA3425S2F的DC-DC1.5V降压电路（抄作业）

menger125 · 发表于 2026-5-3 23:04:41

家里的电子钟用的LDO，效率略低，看到群友们都在用ETA3425S2F做的dc-dc 电路，立马画图打板。
3d
pcb
原理图C3 选装，0.01-0.1微法，有说法是抗电流冲击，没有仔细研究，请知道的大神给解释下。

所有原件使用0805封装，兼顾了手工焊接和尺寸，全板铺铜（据说好），ETA3425S2F 要求芯片底部铺铜。
从效率曲线看，4.2v、3.6v降压1.2v，只有电流50mA以上效率才会接近90%，4.2v、3.6v降压3.3v，看似85%以上，相较LDO 78.57%(3.3/4.2)和91.67%（3.3/3.6）并没有优势，且外围元件多，成本相对较高。
ETA3425S2F芯片工作电压2.6-7v，锂电池供电基本不必担心过放，而LDO降1.5v 通常需要配锂电池保护板。
本人非科班出身，有说的不对的地方，还请各位老师不吝批评。
等板子和原件到了继续补齐作业。