堆叠晶圆只是开始：SK海力士悄悄招人，3D DRAM要在设备端AI抢地盘

麻薯滑芝士

嘿，各位！各位在猎聘和LinkedIn上刷到“美国加州圣何塞·资深芯片设计工程师”这个职位描述时，忍不住停下滚动的手指、盯着屏幕多看了两眼的半导体行业从业者；各位最近半年被各大手机厂商发布会上“端侧AI大模型”这六个字轰炸到耳朵都快长出茧子来的数码产品爱好者；各位手里攥着SK海力士或者三星电子的股票，每天下午三点收盘之后都要习惯性地刷一遍存储芯片板块最新动态的股民；各位在知乎上跟人争论“手机本地跑大模型到底是不是伪需求”吵到凌晨两点还不肯罢休的技术发烧友；还有各位正在纠结下一部手机到底要不要换成搭载了最新一代骁龙或者苹果A系列芯片的旗舰机、生怕买早了吃亏的普通消费者——今天这条消息，跟你们每一个人都有关系，只不过有些人可能暂时还没意识到而已。因为韩国存储芯片行业的老大哥SK海力士，最近干了一件以前从来没有干过的事情：它在美国加州圣何塞的子公司，开始对外公开招聘专门从事“3D堆叠DRAM”设计的工程师了。而且这可不是一次普普通通的技术岗位补缺，招聘广告里面写得明明白白，这次是要跟一家美国的客户联手合作，一起开发一个叫做“3D-Stacked DRAM-on-Logic”的东西。这个英文词组翻译成咱们日常说的大白话就是：把内存芯片直接一层一层地垂直叠在处理器芯片的上面，而不是像现在绝大多数电子产品那样，把内存和处理器各自装在各自的封装里，然后再通过电路板上的走线把它们连起来。

这条消息最早是由ZDNet这家媒体挖出来并报道的。根据ZDNet的说法，SK海力士是通过它在美国加州圣何塞设立的子公司来发布这批招聘信息的，招人的岗位名称叫“3D-Stacked DRAM-on-Logic设计工程师”。这里有一个细节特别值得注意：这是SK海力士有史以来第一次专门为3D堆叠DRAM这个技术方向设立单独的招聘岗位。以前SK海力士招内存芯片相关的工程师，基本上都是围绕着传统的DRAM产品线来转，要么是做HBM高带宽内存的，要么是做普通LPDDR移动内存的。但这一次的画风完全不同，岗位名称里面直接带上了“3D-Stacked”这个前缀，指向性可以说是非常明确了。这个变化传递出来的信号其实很好解读：说明这项技术在SK海力士内部，已经从前期的实验室预研阶段，开始朝着商业化和量产落地的方向大步迈进了。要不然的话，一家公司犯不着专门为此设岗招人，而且还是把岗位放在了美国硅谷的子公司，而不是留在韩国本部。这里面蕴含的信息量，懂行的稍微一想就能明白。

那么这个“3D-Stacked DRAM-on-Logic”到底是个什么东西，值得SK海力士这么大张旗鼓地招人去搞？咱们得把技术层面的东西掰扯清楚，但又不能说得太学术太枯燥，毕竟关注科技新闻的读者大部分不是学微电子出身的。打个比方来说吧，现在咱们用的手机或者电脑里面，处理器芯片和内存芯片是两个各自独立的部件，它们之间需要通过电路板上印刷的金属走线来互相传输数据。就算是用上了所谓的“封装堆叠”技术——也就是把处理器和内存分别做好封装之后，再上下叠在一起——本质上依然是两个独立的封装体在互相通信，中间始终隔着一层封装材料，数据传输的速度和效率都会受到一定程度的制约。这就好比你跟一个人打电话聊天，虽然电话确实打通了，但中间要经过交换机、基站、光纤一大堆中转环节，总归会有一点点延迟。而3D-Stacked DRAM-on-Logic的做法就完全不一样了，它是直接把内存芯片垂直堆叠在处理器芯片的正上方，两者之间通过极短的垂直互联通道来传输数据，中间几乎没有物理距离可言。这样一来，数据传输的延迟被大幅压低，同时还能在同样的芯片占地面积内塞进更多的输入输出通道，带宽得到显著提升，功耗反而还能往下降。用最直白的话来总结就是：跑得更快、更省电、还不占地方。

那这项新技术主要是冲着什么应用场景去的呢？答案非常明确：设备端的人工智能，也就是大家经常挂在嘴边的“端侧AI”或者“本地AI”。现在手机行业的趋势大家都有目共睹，各大厂商开发布会，一半以上的时间都在讲AI功能——什么AI一键修图、AI实时语音翻译、AI语音助手、AI自动生成壁纸，花样层出不穷。但这些AI功能如果想要在本地运行而不是把数据传到云端去处理，对手机的算力要求和内存带宽要求是非常苛刻的。特别是那些参数量比较大的大语言模型，哪怕是被压缩和剪枝之后的轻量化版本，要想在手机上流畅运行，也需要处理器和内存之间能以极高的速度来回交换海量数据。而在这种场景下，传统的封装堆叠架构就成了一个明显的短板——内存和处理器之间的数据传输通道宽度有限，数据吞吐量上不去，AI模型的推理速度就会受到牵连。ZDNet的报道里也明确指出了这一点：传统的封装堆叠架构已经被业界认定为端侧AI应用的性能瓶颈所在。所以SK海力士现在全力推进的这个3D堆叠DRAM技术，从根本上来说就是要打通这个堵点，给手机上的AI应用开辟出一条高速公路。

那么哪些设备会成为这项新技术的首批受益者呢？ZDNet的报道里提到，移动应用处理器被认为是这项技术最有潜力的应用方向之一。所谓移动应用处理器，说白了就是手机里面那颗主芯片——不管是高通的骁龙系列、苹果的A系列，还是联发科的天玑系列，统统都属于这个范畴。这些芯片本身就是智能手机的运算核心，它们依赖的是整个半导体行业里最先进的制造工艺和最尖端的封装技术，目的就是为了支撑越来越复杂、越来越吃资源的端侧AI任务。报道还专门点名了两家公司：苹果和高通，说它们是移动应用处理器设计领域的两大领军者。大家可以顺着这个思路往下想一想：假如SK海力士将来真的把3D堆叠DRAM技术成功推向了商业化量产，它最想拿下的顶级大客户是谁？十有八九就是这两家。

而且SK海力士在这个方向上的布局，远远不止招人这一个动作。根据iNews24的报道，在今年台积电举办的2026年技术研讨会上，SK海力士的总裁兼首席开发官安炫亲自上台讲过一段话，大意是这样的：人工智能的发展正越来越严重地被内存瓶颈所制约，光靠在现有内存架构上修修补补、做点小改进已经不够用了，必须要有全新的内存架构才能破局。他还透露，SK海力士正在跟台积电紧密合作，准备把台积电的先进逻辑制造工艺应用到HBM4内存的基础裸片上，并且计划把这项合作成果进一步扩展到高带宽闪存和3D堆叠DRAM-on-Logic上面，目标是把内存和逻辑芯片更深度地融合在一起，从而实现更高的性能和更低的能耗。这段话里面包含的信息量非常大。一方面，它说明了SK海力士对现有内存架构已经逼近极限这个判断是非常认真的；另一方面，它也透露出SK海力士跟台积电的合作关系正在往更深层次推进——连HBM4这种顶级内存产品的基础裸片都要用到台积电的逻辑工艺了，这在几年前几乎是不可想象的事情。

当然了，在这条赛道上奋力奔跑的不只有SK海力士一家。它的老对手三星电子同样在积极布局下一代3D DRAM技术。根据Newspim的报道，三星最近联合了比利时微电子研究中心imec、鲁汶大学以及泛林集团，共同发表了一篇学术论文，内容是关于利用氧化物半导体沟道来构建单片式3D DRAM架构的。不过报道里也说得很清楚，这项研究目前仍然停留在计算机仿真模拟的阶段，也就是说还在用软件跑模型来验证技术可行性，距离真正的商业化量产还有相当长的一段路要走。三星方面目前也没有公布任何关于商业量产的计划或者时间表。两相对比之下，SK海力士这边已经走到了公开招聘专职工程师、跟具体客户联合开发的阶段，步伐明显迈得更快一些。

总的来看，SK海力士这次在硅谷招人搞3D堆叠DRAM，表面上看起来不过是一次普普通通的技术岗位招聘，但在这背后，实际上隐藏着整个存储芯片行业对未来五到十年技术路线的一次重大押注。随着端侧AI需求的爆发式增长，传统的内存架构确实已经有点扛不住了，谁能在这个3D堆叠DRAM的方向上率先实现技术突破并完成量产落地，谁就有可能在下一轮存储芯片的全球竞争中抢占先机。而且这次招聘还特意强调了是跟一家美国客户合作——虽然招聘广告里没有明说这家客户到底是谁，但结合报道里专门提到的苹果和高通这两家公司，大家可以自己琢磨琢磨其中的关联。不管最终跟SK海力士牵手合作的是哪一家，有一点是确定无疑的：咱们手机里面那颗指甲盖大小的芯片，再过几年可能就要迎来一次彻彻底底的大变革了。