关于ONFI5接口协议改变针脚定义这件事

风沙鸽

前言

在制作MAP1602跳线图时我们发现：ONFI接口协议升级到5.0后，官方为了支持更高的频率，优化了闪存颗粒基板的电气性能，更改了部分针脚的定义

Q：为什么要区分新旧协议接口？

是否采用某个接口协议，是由封装厂决定的

ONFI 5.0接口协议早在2021年就提出，引入NV-LPDDR4传输协议实现更高的传输速率

在实际使用中，因新旧交替时封装厂为了省事省成本，或向下兼容等其他因素，不会严格按协议要求采用新针脚定义

比如长江WDS、镁光B58R及之后的新制程，就有个别厂商依旧采用ONFI 4时代的针脚布局

本质上旧布局不是说一定不能用，只是不建议用罢了

故建议各位上板之前手动测量一下

Q：如何判断颗粒是否为ONFI 5及更新的接口协议？

万用表调到蜂鸣档（就是两支笔碰在一起就会响的那个档），一支笔点在任意蓝色点位，另一只点在任意红色点位

如果响了，必定是ONFI 5接口协议的颗粒；如果不响，大概率不是

如果想更进一步精准确定，则需测量那8个定义发生变化点位的对地阻值

（由于后一种方式比较复杂，故一般不采用）

☞若不会测量对地阻值，请带上高清无码蓝光的颗粒图礼貌咨询他人

☞若不会使用万用表，请自行百度

Q：新旧定义互贴会造成什么问题？

会出现“完全不能用”和“部分可以用”两类情况

1.  单颗8CE的颗粒由于后四个CE点位发生变化，会导致完全不能用

2.  单颗4CE及以下的颗粒大多数正常可用，但ONFI 4的镁光颗粒贴在ONFI 5的板子上时，会错误的触发缩CE功能导致无法使用

3.  单颗4CE及以下的ONFI 5颗粒贴在ONFI 4板子上时，若每个通道下只有一个颗粒则不会有问题，但一个通道下存在多个颗粒时会互相干扰导致无法使用

Q：如何让单颗4CE及以下的颗粒无脑兼容某个板子？

给颗粒植好锡后，手动扣掉8个发生变化点位的锡，让其连接不到板子即可

作者：Avidia and 风沙

相关阅读：关于英特尔NAND闪存颗粒的“缩CE”功能（CE片选合并）