台积电代工，联发科首颗 2nm 芯片将于 9 月流片

数码芝华士

工商时报今天（5 月 20 日）发布博文，报道称在 2025 台北国际电脑展上，联发科首席执行官蔡力行宣布其首款 2nm 芯片，预估将于 2025 年 9 月流片（Tape-out）。

IT之家注：流片（英文：Tape Out），是将设计好的集成电路（IC）布局转换成实际的物理芯片的过程，就像流水线一样，通过一系列工艺步骤制造芯片。

官方并未透露更多细节，不过该媒体推测，该芯片将由台积电代工，可能是下一代旗舰智能手机 SoC 或为英伟达 NVLink Fusion 系统定制的专用集成电路（ASIC）芯片。

在“AI 无界、智能无限”主题演讲活动中，蔡力行回顾了联发科 28 年发展历史，表示过去十年中，联发科已为终端设备，出货超过 200 亿颗芯片，覆盖从智能手机到边缘设备的广泛领域。蔡力行还表示，联发科在采用 2nm 工艺后，未来还将使用台积电更先进的 A16 和 A14 节点技术。