英特尔憋大招：5.3TB/s带宽的Z角内存要革了HBM4的命？

麻薯滑芝士

各位天天关注显卡显存带宽够不够、AI模型训练卡不卡脖子的机圈兄弟们，还有那些觉得未来电脑速度就该起飞的朋友们，赶紧凑过来！我刚扒拉到一条从技术圈最前线传来的、热乎到烫手的消息，保管让你一听就精神！这可不是什么挤牙膏的小打小闹，这是一位老牌巨头，磨了好久的刀，现在刀尖已经亮出来，直指当下最火热、也最卡脖子的那个技术领域！

没错，说的就是英特尔。但这次，它可不是单枪匹马，它身边还站着一位以投资眼光毒辣著称的“土豪”——软银集团。他俩手拉手，通过一家名叫 Saimemory 的子公司，关起门来鼓捣了好久，终于要拿出一个可能把当前高端计算内存格局给掀翻的方案。他们盯上的，就是现在让所有AI芯片厂商又爱又恨的“高带宽内存”，也就是咱们常说的 HBM。

我知道，一提起HBM，很多兄弟脑子里立刻蹦出来的就是三星、海力士（SK Hynix）和美光（Micron）这三大巨头。没错，现在市面上几乎所有顶尖的AI加速卡，什么英伟达的H100、B200，AMD的MI300系列，它们肚子里那块与GPU紧紧挨着、负责海量数据高速搬运的“超级缓存”，基本都是这三位大佬供的货。这玩意儿好是好，速度嘎嘎快，但问题也明摆着：贵，而且产能说紧张就紧张，搞得下游做芯片的大厂们心里总是不那么踏实，生怕被“卡了脖子”。

英特尔一看这局面，心里肯定琢磨啊：“我这边正铆足了劲推我的Gaudi系列AI加速器，想在AI芯片市场杀出一片天呢，结果最关键的‘粮草’（也就是高速内存）还得看别人脸色？这哪行！” 所以，它拉上软银，决定另起炉灶，不走别人修好的路，自己从零开始凿一条新路出来。他们这个新方案，名字听起来就带着一股子技术狠活的味道——HB3DM 内存。这摆明了就是冲着“HBM杀手”这个称号去的，火药味十足。

具体是咋回事呢？别急，我这就把从科技媒体 Techpowerup 那儿挖到的、在北京时间今天，也就是2026年4月30日曝出来的消息，给你揉碎了、掰开了，一点一点唠明白。

根据Techpowerup的报道，就在今年六月，也就是差不多再过两个月，在日本京都 将要举办一个全球顶级的超大规模集成电路技术研讨会，名字叫 VLSI 2026。在这个云集了全球芯片设计顶尖大脑的场合，英特尔和软银的这家Saimemory公司，已经预定了一个演讲席位，准备登台宣读一篇学术论文，正式把他们鼓捣的HB3DM内存的技术细节，摊在全世界的专家面前。

这个HB3DM内存，核心用了一项名为 “Z角度内存” 的技术，英文缩写是 ZAM。这名字听起来有点玄乎是吧？别慌，我给你翻译成人话。其实原理和现在的HBM有相似之处，都是把多块内存芯片，像我们小时候玩的那种叠叠高一样，一层一层地、沿着垂直方向（在芯片行业里，这个垂直方向通常就被叫做 Z轴 ）给堆起来。所以，ZAM这个名字里的“Z”，指的就是这个垂直堆叠的方向。

但是，重点永远在“但是”后面！英特尔和它的伙伴觉得，光是简单地把芯片摞起来，那不算本事。他们要在制造工艺 这个更底层的环节玩出花来，用上目前能想到的、最顶尖的那一套制造技术，来打造这个HB3DM。

那他们这第一代产品，具体长啥样呢？论文里描述得挺清楚。它是一个总共有 9层 结构的“三明治”，或者更形象地说，是一个“九层塔”。最底下那层，是“塔基”，也是整个结构的“大脑”，它是一层逻辑控制层。它的活儿就是负责指挥调度，管理数据在这个内存堆栈里该怎么流动、从哪里来到哪里去，相当于一个超级高效的交通指挥中心。

在这个“大脑”层的上面，再稳稳地摞上 8层 “仓库”。这8层就是实实在在存放数据的 DRAM存储层。所有的用户数据，就存在这8层仓库里。

那么，最关键的问题来了：怎么把这9层芯片，既牢固又高效地“粘”成一个整体，并且让它们之间能以闪电般的速度通信呢？这里就用上了一个非常高级的技术，叫做 “混合键合” 。你可以这么理解，这绝对不是用胶水随便粘粘那么简单。它是在每一层芯片的接触面上，预先做好无数个极其微小的、只有纳米级别的“金属铜柱”，然后像最高精度的盖章一样，把上下两层芯片精准地对准、压合。让这些铜柱直接“长”在一起，实现电气连接。这就好比在两块玻璃之间，用数万根比头发丝还细得多的铜丝，把它们从头到尾焊死在一起，这样一来，信号传输的路径最短，速度最快，而且极其稳定可靠。这种微小的铜柱连接点，在行业里有个专业名词，叫 “TSV”，硅通孔。在HB3DM的每一层芯片上，这样的TSV数量有多少呢？说出来可能吓你一跳——大约13,700个！你可以想象一下，在指甲盖那么大的面积上，分布着上万个这样的“超微型血管”网络，用来在上下楼层之间高速输送数据。

好了，基础结构讲清楚了，咱们来唠点最刺激的——性能数字！各位坐稳了。

先说容量。根据论文数据，他们这第一代的HB3DM，每一层DRAM存储层大概能提供 1.125 GB 的存储空间。那么8层加起来，一个完整的HB3DM内存“堆栈”或者叫“模块”，总容量就是 1.125 GB/层 × 8层 = 9 GB，再加上底层逻辑层可能占用的极少量空间，最终提供的用户可用容量大概在 10 GB 左右。

对，你没看错，是 10 GB。这个数字，咱们必须得老实说，跟现在市面上已经能见到的、容量动辄16GB、24GB的HBM3E内存比起来，确实显得有点“小巧”。更不用说，未来规划中的HBM4，目标是冲着单堆栈48GB 去的。所以，容量，可以说是目前摆在HB3DM面前最明显的一个短板，或者说，是一个明确的取舍。

但是！听好了，这个“但是”后面才是真正的精华！英特尔把这个方案的技能点，几乎全点在了另一个属性上——带宽，也就是数据传输的“速度”！

他们给出的数据是，这种HB3DM结构，能够实现大约 每平方毫米0.25 Tb/s 的带宽密度。这是个密度指标，意思是在每一平方毫米的芯片面积上，能提供多快的速度。然后，把他们设计的这个HB3DM模块的总面积（大约是171平方毫米）和这个惊人的密度乘起来，得到的理论总带宽是多少呢？

每个10 GB的HB3DM模块，能提供大约 5.3 TB/s 的带宽！

5.3 TB/s 是个什么概念？咱们得找个参照物。目前行业里在讨论的、HBM的下一代标准 HBM4，它瞄准的目标带宽大概在 每个堆栈2 TB/s 左右。

这意味着什么？意味着英特尔这个还躺在论文里的、第一代HB3DM，在理论带宽 这个核心速度指标上，直接做到了未来HBM4的 两倍还多！这简直就像在赛道上，别的车还在为突破2马赫努力，你的原型车一上来就直接飙到了5马赫。用咱们更熟悉的话说，这简直是“降维打击”。如果这个数据最终能在实物上实现，那HBM4可能还没正式上市，在“速度之王”这个宝座的争夺上，就已经面临一个极其恐怖的挑战者了。

所以，你看懂英特尔和Saimemory这步棋的棋路了吗？他们第一代产品，不追求“大而全”，而是追求“快而锐”。我不在堆叠层数（也就是容量）上跟你们卷成本和高难度的工艺，我就把现有的层数，用最极致的制造和封装技术，做到速度的极限。专门去服务那些对数据延迟和带宽敏感到极致、愿意为速度付出溢价的顶级应用场景，比如某些最前沿的AI推理、科学计算或者高频交易。这就像我先不造能拉很多货的大卡车，我先集中所有资源，造出一台速度能突破物理极限的F1赛车，把“地表最快”的名号牢牢攥在手里再说。

当然啦，咱们也得冷静。现在这一切，还都停留在技术论文的阶段，是“纸上谈兵”。从论文到实际能够量产出货的芯片，中间隔着十万八千里，充满了各种工程挑战和不确定性。眼下，还有好几个关键问题，像几团浓雾一样笼罩在HB3DM的上空：

第一， 什么时候能真的做出来，变成能买到的产品？ 不知道。Saimemory和英特尔对此守口如瓶，一个字都没透露。

第二， 也是最让人浮想联翩的一点：这里面那8层DRAM存储芯片，谁来生产？ 是去找现在HBM市场的三位大佬（三星、海力士、美光）采购呢？还是说……英特尔自己要“重温旧梦”？这里头可就大有文章了。要知道，英特尔在很久以前，是有自己的DRAM制造业务的，后来才砍掉。如果它借着HB3DM这个机会，重新启动自己的芯片工厂（Fab）来生产这些专用的DRAM芯片，那意义就完全不一样了。这意味着英特尔想从设计到制造，把AI高速内存这条链上的关键一环，也逐步掌控在自己手里，减少对外部的依赖。不过，它会用多少纳米（比如多少“埃”）的制程工艺来造这个DRAM，现在也是个未知数。

第三， 成本会飞到多高？ 又是混合键合，又是顶级工艺，这HB3DM的制造成本肯定低不了。它最终是会成为只有国家级超算、顶级科技公司才用得起的“奢侈品”，还是有可能通过技术迭代，降低成本，走入更广阔的市场？这决定了它未来影响力的大小。

无论如何，今年六月在日本京都的那个VLSI 2026研讨会，注定要成为全球芯片爱好者目光的焦点。所有人都会竖起耳朵，想听英特尔和软银如何详细阐述他们这个名为HB3DM的“速度怪兽”。这不仅仅是一项新技术的简单介绍，这更像是英特尔向整个高性能内存竞技场，扔下的一份带着技术锋芒的“挑战书”。

接下来的几个月，甚至一两年，肯定会特别好看。三星、海力士、美光这些老牌的HBM霸主会如何接招？是会加速推进HBM4乃至更下一代的技术，还是也会另辟蹊径，拿出自己的“杀手锏”？这场围绕AI计算“血液”速度的竞赛，刚刚进入了一个更刺激的新章节。

所以啊，各位，AI芯片本身的战火还没熄灭，旁边为这些芯片输送“弹药”的高速内存领域，一场好戏，看来又要锣鼓喧天地开场了。今年这科技圈，真是让人一刻都闲不下来，永远有新的热闹可看！咱们就一起蹲着，看看这场“内存速度之战”，最后会是谁能笑到最后吧。

xuguangqi08

游客请登录后查看回复内容