先进制程要换大光罩：ASML携台积电三星把High-NA推到12英寸，2031试产

麻薯滑芝士

据海外科技媒体TrendForce2026年9月8日报道，全球知名的半导体产业研究机构TrendForce刊发了一篇关于ASML及其三大客户在High-NA EUV光刻技术上最新进展的重磅报道，而这篇报道里透露出来的信息量和时间表的清晰程度，可以说是近年来关于下一代光刻技术最具体、最具有可操作性的公开信息。报道的核心内容来自ASML和台积电在同一天发布的官方新闻稿，涉及三个相互关联但各自分量极重的话题：台积电首次明确给出了High-NA EUV进入大规模量产的时间节点，ASML正式宣布与台积电、三星和英特尔三家共同推进12英寸光罩的产业化落地，以及英特尔作为目前唯一一家已经在量产中使用High-NA EUV的晶圆代工厂交出了一份相当亮眼的阶段性成绩单。

先说台积电这边的情况。一直以来，台积电在High-NA EUV的部署节奏上态度相对保守，外界经常能看到三星和英特尔在High-NA上积极布局的消息，但台积电始终没有给出一个明确的量产时间承诺。这种沉默让很多人一度以为台积电对High-NA EUV的价值持怀疑态度，甚至有人认为台积电可能会跳过这一代光刻技术直接等下一代。但今天台积电用一份正式的新闻稿打破了所有这些猜测。根据台积电官方发布的消息，他们已经为High-NA EUV制定了一条非常清晰的路线图，目标是在2030年启动大规模量产。这个时间节点的选择很有讲究——它不是那种遥遥无期的远期愿景，也不是明天就要实现的激进承诺，而是一个恰好卡在当下主流EUV技术与未来更先进节点之间的合理过渡窗口。台积电在这份路线图中还特别指出，随着制程节点不断向前推进，AI应用所需的晶体管架构变得越来越复杂，这就导致需要使用High-NA EUV来加工的晶圆层数会越来越多。换句话说，High-NA EUV不是台积电可选项中的一个备胎，而是他们在未来节点上绕不开的一条必经之路。

接下来是这次报道中最引人注目的一个看点——ASML与台积电、三星和英特尔三家共同推进12英寸光罩的计划。这里需要先给不太熟悉光刻技术的读者稍微解释一下背景。目前EUV和High-NA EUV光刻系统使用的光罩，也就是掩模版，标准尺寸是6英寸，行业内通常称为6英寸光罩。这个尺寸标准已经沿用了很多年，在现有的EUV技术体系下运转得还算顺畅。但是当光刻技术进入到High-NA EUV时代之后，6英寸光罩的局限性就开始暴露出来了。最大的问题在于拼接约束：由于High-NA EUV的曝光视场比标准EUV要小，如果要在一个芯片上刻画更大的图案面积，就需要多次曝光然后把它们拼接在一起，这个过程不仅增加了工艺复杂度，还会带来良率损失和成本上升。而解决这个问题最直接的办法就是把光罩做大。ASML和三家合作伙伴这次规划的正是这样一条路径——他们计划在2031年建成一条12英寸光罩的试验线，然后在2033年让配套的12英寸High-NA EUV光刻系统正式进入先进节点的生产环节。台积电在官方新闻稿中对12英寸光罩的好处做了非常直白的阐述：更大的光罩能够直接提升晶圆厂的产能效率，降低芯片制造的总体成本，同时彻底消除因为曝光视场限制而产生的拼接约束问题。最终的目标是让那些走在最前面的先进芯片制造商能够充分发挥High-NA EUV的全部潜力，让未来一代又一代的尖端芯片在生产成本上变得更加可控、更加经济可行。

说完了台积电和三家联合推进的12英寸光罩计划，再来看看英特尔这边的进展。如果说台积电是站在2030年的时间点上往前看，那英特尔就是那个已经踩在水里、衣服都已经湿了一半的人。根据ASML官方新闻稿中披露的数据，英特尔旗下的晶圆代工业务部门Intel Foundry在使用High-NA EUV方面已经积累了相当可观的经验。具体来说，英特尔在设备认证和测试环节、研发环节以及部分量产层的生产中，累计使用High-NA EUV加工了超过一百万片晶圆。这个数字的意义在于它不再是实验室里的小批量验证，而是实打实的规模化生产数据。英特尔把这些High-NA EUV产能用在了自家代号为Panther Lake的Core Ultra Series 3系列处理器上，在部分特定层上使用了High-NA EUV进行量产。Panther Lake这个产品代号如果你关注过英特尔的产品路线图应该不会陌生，它是英特尔在18A节点上推出的重要产品系列，而18A节点正是英特尔率先部署High-NA EUV大规模量产的主力制程节点。ASML在新闻稿中对英特尔在High-NA EUV推广过程中的角色给予了相当高的评价，明确指出英特尔Foundry是整个行业采纳High-NA技术的领军力量之一，从2024年安装第一台商用EXE系统开始，到完成最新一代工具的认证，再到用High-NA EUV出货第一款大规模量产的逻辑芯片产品，英特尔一路走来在每个关键节点上都走在了最前面。ASML还特别提到，他们认可英特尔在High-NA领域开拓者的角色，认可英特尔在用6英寸光罩交付实际价值方面的创新能力，同时也认可英特尔长期以来对从6英寸到12英寸光罩演进的支持。

把TrendForce在2026年9月8日发布的这篇报道里所有关键信息全部串在一起做个简单总结：ASML正在全力推进High-NA EUV技术的产业化进程，并且在这一进程中拉上了台积电、三星和英特尔三家全球最顶尖的晶圆制造企业作为合作伙伴。台积电在这轮消息发布中首次给出了明确的High-NA EUV大规模量产时间表，目标是2030年启动量产，同时指出随着制程节点推进和AI应用驱动晶体管架构日趋复杂，需要用到High-NA EUV的层数将持续增加。在光罩尺寸升级这条线上，ASML与台积电、三星和英特尔三家共同规划了从6英寸光罩向12英寸光罩的过渡路径：2031年建成12英寸光罩试验线，2033年让12英寸High-NA EUV光刻系统进入先进节点的生产环节。台积电认为，转向12英寸光罩能够提升晶圆厂的生产效率、降低芯片制造成本、消除拼接约束，最终让先进芯片制造商充分发挥High-NA EUV的全部潜力，使未来各代尖端芯片在经济性上更具竞争力。而在实际部署进度上，英特尔目前是三者中走得最远的一家。英特尔Foundry已经在18A节点上率先将High-NA EUV投入大规模量产，旗下代号Panther Lake的Core Ultra Series 3系列处理器在部分层上使用了High-NA EUV进行生产。截至ASML发布新闻稿之时，英特尔累计使用High-NA EUV加工了超过一百万片晶圆，覆盖了设备认证与测试、研发以及量产等多个环节。ASML在官方表态中高度肯定了英特尔在High-NA EUV推广中的领导角色，从2024年安装全球第一台商用EXE系统开始，到完成最新一代工具的认证，再到用High-NA EUV出货第一款大规模量产的逻辑芯片产品，英特尔在每个关键节点上都起到了开路先锋的作用。与此同时，ASML也表示认可英特尔在用6英寸光罩交付实际价值方面的创新能力，以及英特尔长期以来对从6英寸到12英寸光罩演进的支持。

对于正在读这篇文章的朋友来说，不管你是在晶圆厂里盯着光刻机参数面板的工艺工程师、在办公室里对着路线图做设备采购预算的供应链经理、在交易终端前盯着ASML股价走势图的投资者、还是在实验室里研究下一代光刻胶材料的研究人员，这份从2026年9月8日新鲜出炉的路线图都给你提供了一个可以据此规划未来几年工作的明确坐标系。2030年台积电量产、2031年12英寸光罩试验线、2033年12英寸High-NA EUV系统进入生产——这三个时间节点像三根桩一样钉在了先进光刻技术的发展道路上。英特尔已经用一百万片晶圆的加工量证明了High-NA EUV在量产环境中的可行性，而台积电和三星的入局则意味着整个行业从6英寸光罩向12英寸光罩的迁移已经从讨论阶段进入了实质性的规划阶段。接下来的几年里，你会看到更多的设备供应商和材料厂商围绕着12英寸光罩这个新标准推出相应的产品和解决方案，也会看到越来越多的芯片设计公司在做未来节点规划时把High-NA EUV的层数分配和光罩尺寸选择纳入考量。这场光刻技术的换代进程，已经从一个人的领跑变成了三个人的赛跑，而终点线上的奖杯是未来十年乃至更长时间里全球最尖端芯片的制造能力。你觉得12英寸光罩的切换会在2033年如期实现吗？欢迎在评论区说说你的看法，咱们一起见证半导体光刻技术这个最关键几年的演变过程。