再谈万用表晶振4M改8M的影响，发个测试图

dayibalang · 发表于 2021-8-24 00:34:23

本帖最后由 dayibalang 于 2021-8-25 00:12 编辑

以前写过一个帖子聊怎么改晶振才是正确的改法，为什么4M改8M是瞎改，得不偿失。
不过那个帖子对于不熟悉电子的人写得有点抽象，像paper不像帖子。
我补充个直观的测试以便大家理解。
用信号发生器生成一个1+sin(2π*f*t)的信号，频率为f，1v的直流偏置，0.7v的交流分量。这里用了较大的AC分量是为了更明显的演示不同差模抑制比的效果
我没打算改表，但显而易见可以用降低1倍信号频率的方式模拟升高1倍时钟频率对差模抑制比的影响。
首先是50Hz的正常状态，可见即使叠加了很高的交流信号，DCV测试依然非常稳定，

下面是25Hz的信号，模拟的是晶振4MHz改8MHz后的情形。这时候的DCV已是跳得眼花缭乱。

136+的50Hz NMRR大约65dB，改8M后50Hz NMRR劣化为15dB，损失了50dB。对于那些136+改8M晶振的坛友，在批评136+抗干扰能力差之前请三思自省。
由于结构差异0660改晶振的影响会小一些，有时间再测
再加个0660的表吧。
由于Δ-∑ adc的噪声整形特性NMRR会更好一些。这次测试信号用更高的AC分量，1+5sin(2π*f*t)。DC bias 1v，AC 3.5v。
先看50Hz，纹丝不动，下图是gif，要耐心看

再看25Hz，可以见到AC分量增加到5倍，而尾数跳动却更小。

这不是表厂做得好而是Δ-∑ adc本身的结构具有的噪声整形优势。从另一方面来讲可以说对于信号的变化不敏感，显得略为迟钝。这个差别就像指针表有的阻尼小有的阻尼大。可见数字表也是有个性的，在选购万用表的时候尽量多了解其特性按需求选择适合的工具。
怎么好像不小心又写成paper like :sweat:

西林迷 · 发表于 2021-8-24 00:40:03

游客请登录后查看回复内容

dayibalang · 发表于 2021-8-24 00:49:06

游客请登录后查看回复内容

tmdc111 · 发表于 2021-8-24 00:56:35

游客请登录后查看回复内容

dayibalang · 发表于 2021-8-24 01:10:32

游客请登录后查看回复内容

hainanhaibei · 发表于 2021-8-24 06:25:06

游客请登录后查看回复内容

风信子玉 · 发表于 2021-8-24 08:44:27

游客请登录后查看回复内容

miaoamiao · 发表于 2021-8-24 08:46:37

游客请登录后查看回复内容

laotuwsh · 发表于 2021-8-24 09:14:31

游客请登录后查看回复内容

dayibalang · 发表于 2021-8-24 09:38:32

游客请登录后查看回复内容

dayibalang · 发表于 2021-8-24 09:41:09

游客请登录后查看回复内容

肖sir · 发表于 2021-8-24 10:47:21

游客请登录后查看回复内容

dayibalang · 发表于 2021-8-24 11:44:06

游客请登录后查看回复内容

我是不会修 · 发表于 2021-8-24 17:08:42

游客请登录后查看回复内容

dayibalang · 发表于 2021-8-24 17:40:41

游客请登录后查看回复内容

西林迷 · 发表于 2021-8-24 17:43:01

游客请登录后查看回复内容

dayibalang · 发表于 2021-8-24 17:45:42

游客请登录后查看回复内容

西林迷 · 发表于 2021-8-24 17:57:24

游客请登录后查看回复内容

ksj197706 · 发表于 2021-8-24 18:19:36

游客请登录后查看回复内容

我是不会修 · 发表于 2021-8-24 18:45:57

游客请登录后查看回复内容

账号		自动登录	找回密码
密码			立即注册

[手持表] 再谈万用表晶振4M改8M的影响，发个测试图

本帖子中包含更多资源

打赏

相关帖子

本帖子中包含更多资源

浏览过的版块