我们都被两纳米三纳米骗了

纯今 · 发表于 6 小时前

爱科技、爱创意、爱折腾、爱极致，我们都是技术控

您需要登录才可以下载或查看，没有账号？立即注册

x

中文互联网上甚至有一种观点，认为芯片的工艺到了两纳米，已经快接近原子程度了，西方的技术就要停滞了，我们中国就要追上了

参考全网18篇内容

具体来说，以台积电 N2（2nm）为例，实际测量的关键尺寸是这样的：
- 接触栅极间距（CGP）：大约 45-48nm
- 金属间距（Metal Pitch）：大约 20-26nm
也就是说，芯片里最小可测量的特征尺寸在 20nm 以上，跟"2nm"差了十几倍。所以你看到的"几十nm"这个说法是准确的。
那为什么会叫"2nm"？
早期芯片工艺（1970s 到 1990s），节点数字确实对应栅极长度 ——180nm 工艺的栅极就是 180nm，90nm 就是 90nm，童叟无欺。但后来遇到两个问题：
1. 晶体管从平面变成了 3D 结构。 FinFET 之后，晶体管不再是一个平面，而是像鱼鳍一样立起来，后来 2nm 又变成了 GAA 纳米片。一个晶体管有栅长、鳍高、鳍宽、栅间距、金属间距、纳米片厚度……好几个尺寸，到底用哪一个来代表"这代工艺是几nm"？行业没有统一标准。
2. 物理极限到了。栅极长度缩到一定程度后，继续缩小会导致严重的量子隧穿效应 ——电子会直接穿过绝缘层，开关关不住，芯片漏电发热。所以工程师不再执着于缩小单一尺寸，而是通过改变结构（比如从三面管控变成四面包围）来提升性能。
于是节点名称就变成了"代际标签"——3nm 和 2nm 本质上类似于软件版本号，"2.0"不代表任何东西真的有 2 米长，它只代表"比 3.0 新了一代"。
但这不等于技术进步是假的
命名是营销，进步是真实的。台积电 N2 相比 N3E，同功耗下性能提升 10%-15%，同性能下功耗降低 25%-30%，晶体管密度提升约 15%。这些数据是实打实的，靠的是结构革新（GAA 纳米片取代 FinFET）、背面供电等真正的工程突破，而不是"把数字改小了"。
所以那个视频说的核心意思是对的：芯片里没有任何一个结构真的是 2nm 那么大。但更准确的理解是——2nm 代表的是一整套先进制造能力的综合水平，而不是某一根线的宽度。以后看工艺先进程度，更靠谱的指标是晶体管密度（每平方毫米多少个晶体管），而不是几纳米这个数字本身。

哈哈哈，原来是这么回事啊